基于VSC8248的高速誤碼測(cè)試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、在信息社會(huì),通信己經(jīng)成為人們生活中不可缺少的部分。人們對(duì)信息的需求越來越大,傳統(tǒng)的以電信號(hào)為載體的通信系統(tǒng)、傳輸系統(tǒng)將逐漸被以光為載體的傳輸系統(tǒng)與通信系統(tǒng)所代替[2]。光通信系統(tǒng)傳輸?shù)男畔⑷萘看?傳輸速度快,抗干擾能力強(qiáng),這使得通信系統(tǒng)的可靠性和有效性都得到了極大的提高。因此,光通信系統(tǒng)是最具潛力的,是通信系統(tǒng)的發(fā)展趨勢(shì)。有效性和可靠性是衡量通信系統(tǒng)優(yōu)劣的重要性能指標(biāo)。在光通信中,數(shù)據(jù)經(jīng)過發(fā)送設(shè)備、傳輸信道、接收設(shè)備后不可避免地會(huì)出現(xiàn)誤

2、碼,從而影響通信系統(tǒng)的可靠性[1]。通常將通信過程中出現(xiàn)的誤碼率大小來衡量通信系統(tǒng)的可靠性的好壞,因此如何統(tǒng)計(jì)出實(shí)際通信系統(tǒng)的誤碼率成為檢測(cè)系統(tǒng)性能好壞的關(guān)鍵。高速誤碼測(cè)試主要用于測(cè)試光通信系統(tǒng)的誤碼率,它為驗(yàn)證系統(tǒng)的可靠性、診斷通信故障提供了最優(yōu)的技術(shù)測(cè)試方案。
　　 本文針對(duì)當(dāng)前的誤碼測(cè)試系統(tǒng)測(cè)試速率單一且無法滿足更高速率的光通信系統(tǒng)誤碼測(cè)試,研制了一種測(cè)試速率更高的誤碼測(cè)試系統(tǒng)。它很好的兼容了以前的高速誤碼測(cè)試系統(tǒng)的測(cè)試速

3、率,同時(shí)也將連續(xù)誤碼測(cè)試速率提高到11.318Gbps,主要對(duì)光通信系統(tǒng)中不同速率的SFP、SFP+、XFP光收發(fā)模塊進(jìn)行誤碼測(cè)試,驗(yàn)證其可靠性。近年來,10Gbps速率的光通信系統(tǒng)已經(jīng)在大力建設(shè)并投入使用,研制測(cè)試速率高達(dá)10Gbps的誤碼測(cè)試系統(tǒng)意義重大。本課題研制的高速誤碼測(cè)試系統(tǒng)是基于專用誤碼測(cè)試芯片VSC8248,測(cè)試速率從1.0625Gbps至11.318Gbps,可以兼容Ethernet、Fibre Channel、OTN

4、、SDH、Infiniband的測(cè)試速率。
　　 本文完成的主要工作如下:
　　 理論分析了誤碼測(cè)試系統(tǒng)的實(shí)現(xiàn)方法、工作原理,提出了一種測(cè)試速率從1.0625Gbps至11.318Gbps的誤碼測(cè)試系統(tǒng)的設(shè)計(jì)方案,并通過幾種方案的對(duì)比選擇最優(yōu)的設(shè)計(jì)方案。
　　 設(shè)計(jì)了基于VSC8248的高速誤碼測(cè)試系統(tǒng)的硬件電路。運(yùn)用高速電路設(shè)計(jì)的理論知識(shí)對(duì)電路設(shè)計(jì)的可行性進(jìn)行了驗(yàn)證,電源系統(tǒng)的設(shè)計(jì)上采用了開關(guān)電源和線性穩(wěn)壓器的

5、組合供電方式,使整個(gè)電源滿足低噪聲、高瞬態(tài)響應(yīng)的要求。時(shí)鐘電路的設(shè)計(jì)上通過編程來改變有源時(shí)鐘的輸出時(shí)鐘頻率,滿足各種測(cè)試速率所要求的頻點(diǎn)。
　　 實(shí)現(xiàn)了軟件設(shè)計(jì)的要點(diǎn)與思路,考慮到誤碼測(cè)試系統(tǒng)的實(shí)用性與易用性,本系統(tǒng)采用人機(jī)界面操作和單機(jī)獨(dú)立操作來實(shí)現(xiàn)被測(cè)系統(tǒng)的誤碼測(cè)試;同時(shí)上位機(jī)通信方面采用串口通信和USB兩種通信方式,滿足不同接口情況下的誤碼測(cè)試功能。
　　 本課題研究的系統(tǒng)測(cè)試速率從1.0625Gbps至11.31

6、8Gbps,電路的設(shè)計(jì)和PCB的設(shè)計(jì)上大量運(yùn)用高速電路設(shè)計(jì)與傳輸線理論。本文從高速電路中出現(xiàn)的信號(hào)完整性問題、電源完整性問題出發(fā),對(duì)高速PCB設(shè)計(jì)中的疊層設(shè)計(jì)、端接設(shè)計(jì)、阻抗控制設(shè)計(jì)、EMC設(shè)計(jì)進(jìn)行理論分析,結(jié)合信號(hào)完整性仿真和電源完整性仿真,為系統(tǒng)的PCB設(shè)計(jì)提供最優(yōu)的解決方案,提高了系統(tǒng)的整體性能。
　　 針對(duì)高速誤碼測(cè)試系統(tǒng)低抖動(dòng)要求,理論分析了抖動(dòng)的來源,通過選擇低抖動(dòng)的時(shí)鐘發(fā)生器和時(shí)鐘緩沖器設(shè)計(jì)出低抖動(dòng)的時(shí)鐘發(fā)生電路,

7、結(jié)合高速PCB的設(shè)計(jì)降低各種噪聲引起的抖動(dòng),優(yōu)化系統(tǒng)抖動(dòng),滿足Ethernet、Fibre Channel、OTN、SDH、Infiniband網(wǎng)絡(luò)的抖動(dòng)要求。
　　 最終,本文完成了誤碼測(cè)試系統(tǒng)設(shè)計(jì),并通過實(shí)物調(diào)試驗(yàn)證了其性能。完全覆蓋1.0625Gbps至11.318Gbps速度率的誤碼測(cè)試;發(fā)送端信號(hào)上升時(shí)間在24ps～47ps間,峰峰值抖動(dòng)小于0.28產(chǎn)UI,滿足10G Ethemet、SDH等標(biāo)準(zhǔn):接收靈敏度35my,