數(shù)字音頻無線傳輸平臺FEC電路設計與實現(xiàn).pdf

1、研究了一種前向糾錯（FEC）算法及基于FPGA的相應電路設計，將此電路應用于數(shù)字音頻無線傳輸，搭建了一個完整的數(shù)字音頻無線傳輸平臺，當無線信道誤碼率為3×10-3時，經過該糾錯電路可以降低到1×10-7以下。選用硬件描述語言VerilogHDL進行電路設計，在開發(fā)工具QuartusII4.2中完成軟核的綜合、布局布線，在Modelsim中進行時序仿真驗證，并下載到Altera公司的Cyclone系列FPGA中進行驗證測試。最終把該糾錯電

2、路應用于數(shù)字音頻無線傳輸，極大提高了傳輸?shù)目煽啃??！?br>　　文章首先介紹前向糾錯系統(tǒng)采用的方案，然后從總體角度介紹了整個糾錯系統(tǒng)的內部結構、模塊劃分及所采用的設計方法和編程風格。之后對各個模塊的設計進行了詳細的描述，并給出了測試數(shù)據(jù)、實現(xiàn)結果及時序仿真波形圖，并對設計的硬件下載驗證進行了詳細描述，并介紹了測試系統(tǒng)的構成和測試結果。最后介紹該前向糾錯電路在數(shù)字音頻無線傳輸中的實際應用，這為使用該糾錯電路提供了一個很好的實例。
　

3、　在系統(tǒng)方案設計過程中，對模塊如何合理劃分及各個模塊之間如何協(xié)同工作做了仔細的推敲，按照自上而下的設計方法將各個模塊逐一細化，各模塊之間通過端口信號進行連接，模塊內部則由狀態(tài)機控制時序。在代碼架構時，盡量貼近硬件的實現(xiàn)方式，充分考慮FPGA芯片內部資源的合理開銷及Verilog語言的可并發(fā)執(zhí)行的設計理念，力求做到面積小而速度塊，以滿足產品成本、性能和實用性的要求。對于以后的SOC（System On Chip）集成，具有一定的參考價值。