高速PCB的信號完整性分析與硬件設(shè)計.pdf_第1頁
已閱讀1頁，還剩80頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、在現(xiàn)代高速PCB設(shè)計中，研究信號完整性問題在于：對于PCB（印刷電路板）來說，信號完整性是其能否設(shè)計成功的關(guān)鍵因素。而隨著系統(tǒng)時鐘的頻率和信號邊沿的陡峭程度，在如今的高速數(shù)字電路設(shè)計中的要求越來越高，為了得到高質(zhì)量的產(chǎn)品，我們需要進行信號完整性分析設(shè)計。本文的工作，在于解決高速 PCB的信號完整性問題，在理論分析的基礎(chǔ)上，仿真分析高速信號的波形，并根據(jù)仿真結(jié)果指導最終的PCB的設(shè)計。信號完整性分析的優(yōu)點是可以有效減短產(chǎn)品的開發(fā)周期，在設(shè)

2、計開發(fā)過程中降低成本，并在產(chǎn)品的完成上提供更高的可靠性。
　　首先，在查閱大量的文獻資料的基礎(chǔ)上，詳細介紹了信號完整性問題；信號完整性分析需要仿真軟件的參與，介紹了在仿真軟件的參與下，信號完整性分析的仿真流程；國內(nèi)外的研究現(xiàn)狀對本課題研究具有指導意義，作者對其進行了總結(jié)。其次，需要理論依據(jù)分析各種問題，而信號完整性問題的首要理論依據(jù)為傳輸線理論，在該理論的基礎(chǔ)上，對反射和串擾進行仿真與分析，反射和串擾是高速 PCB設(shè)計中的信號完整

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論