高速PCB設計中的信號完整性分析研究.pdf_第1頁
已閱讀1頁,還剩69頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、隨著人們對電子產(chǎn)品更高性能的追求,半導體技術不斷的發(fā)展,信號工作頻率不斷提高,信號的上升或下降時間也因此不斷的縮短,造成了傳輸線上信號的反射、串擾等信號完整性問題。這些問題,嚴重影響了電路運行的穩(wěn)定,給硬件工程師造成了極大的困擾。傳統(tǒng)的“設計-制版-驗證分析-修改”的設計方法已經(jīng)逐漸不能滿足越來越復雜的設計需求,而越來越快的產(chǎn)品更新周期以及成本控制要求,更是對我們的硬件設計師提出了較高的要求。我們在進行PCB(Printed Circu

2、it Board,即印制板)設計時,不得不考慮信號如何才能在印制板的印制線上更好的傳輸而不發(fā)生畸變。因而,我們需要在設計之初就考慮信號的完整性問題對電路帶來的影響,并采取適當?shù)拇胧?消除這一影響。
  本文主要針對上述問題,研究了信號完整性問題的常見現(xiàn)象,分析這些現(xiàn)象形成的原因,并給出解決問題的方法。分析了印制板的基本構成,總結歸納了如何才能更好的對印制線阻抗進行控制,并重點對過孔進行了探討。介紹了IBIS模型的發(fā)展、結構等,介紹

3、了仿真工具Cadence的基本情況。結合實際項目,探索仿真技術在PCB設計中的應用,完成了反射和串擾的仿真,并根據(jù)仿真結果完成了PCB的設計。最后對實物信號進行了測量。本文的主要內容為:
  1.首先介紹了傳輸線理論的基本知識
  2.引入信號完整性問題。著重對傳輸線上信號的反射和串擾進行研究,分析不同終端匹配對信號反射的抑制作用;分析攻擊信號線對鄰近信號線的影響,得出如何才能減小傳輸線之間信號的相互串擾。針對常見的軌道塌陷

4、問題,討論了其產(chǎn)生的原因,分析討論了解決軌道塌陷的常用手段——去耦電容。探討了PCB設計中的EMI問題。
  3.介紹了印制板的基本構成,以及印制板電路的阻抗控制。專門對印制板的過孔進行了分析討論??偨Y了PCB信號完整性設計應遵循的規(guī)則。
  4.目前,IBIS(I/O BufferInformation Specification)模型越來越被各器件廠商所樂意接受,大多數(shù)廠商都提供了器件的IBIS模型。本文剖析了IBIS模

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論