基于UVM的UART驗證環(huán)境開發(fā).pdf

1、隨著集成電路已經(jīng)進入后摩爾時代，電路的復雜性日益提高，因此驗證工作的難度也越來越高，隨著驗證要求的提高，在實際生產(chǎn)中，傳統(tǒng)的直接驗證已經(jīng)越來越難以滿足設計的需求。為了使產(chǎn)品更加具有競爭力，在激烈的市場競爭中獲取有利地位，在確保功能正確的前提下，提高代碼復用率，縮短驗證周期成了各個公司縮短產(chǎn)品上市周期的重要方法。為此，就需要采用更有效的驗證方法，使得驗證工作更加有效。
　　在市場的驅(qū)動下，驗證工作日益成熟，漸漸獨成一體?；赟yst

2、em Verilog的UVM驗證具有很高的抽象性，可以通過產(chǎn)生受約束的隨機激勵來提高代碼覆蓋率，使得驗證效率大大提高。此外，由于UVM各個模塊功能劃分明確，使得各個模塊具有一定的獨立性，這樣可以很好的提高代碼復用率，從而在長遠上，大大縮短后期新開發(fā)的產(chǎn)品上市周期。由于以上各項優(yōu)點，基于System Verilog的UVM驗證已經(jīng)成為多家IC公司驗證的主流，并且還在不斷發(fā)展。
　　本文的驗證對象是在華虹集成電路有限責任公司實習時所參

3、加的TPCM項目中的一款MCU中的由公司設計人員自主設計的UART(通用異步收發(fā)傳輸器)模塊。此款UART是在通用UART的基本功能上加以增強而來的，相對于通用UART，多了多機通訊以及錯誤位檢測功能，并且多了模式0，在數(shù)據(jù)幀結(jié)構(gòu)上有所不同。通過對UVM驗證平臺的基本組成，常用的標準庫進行學習研究，并對各個組成模塊的功能以及各個模塊間的聯(lián)系進行分析研究，利用UVM驗證方法學，搭建適合UART驗證的環(huán)境，并且為后期系統(tǒng)級驗證做準備，在搭建

4、驗證平臺時采用AMBA2.0總線架構(gòu)，雖然這會增加驗證平臺的搭建難度，但是提高了代碼復用率，是本文的重點。通過對UART功能進行研究分析，分析UART的工作特點，利用UVM驗證方法學的特點，由Sequence模塊產(chǎn)生相應的受約束的隨機激勵，通過Monitor模塊監(jiān)視需要驗證的UART模塊的輸出，并且由Scoreboard模塊進行結(jié)果自動比較。在驗證平臺搭建完成后，為了排除由于驗證環(huán)境的問題而導致的結(jié)果不正確，需要對驗證平臺進行調(diào)試。在這