應用于SRAM的無片外補償電容LDO設計.pdf

1、靜態(tài)隨機訪問存儲器（Static Random Access Memory, SRAM）具有低功耗、高速讀取、邏輯工藝兼容良好等優(yōu)點，近年來在數(shù)字通信領域得到了廣泛應用。在SRAM中，存儲單元、靈敏放大器等模塊對供電電壓十分敏感，這對芯片內部的電源模塊提出了嚴格的要求，低壓差線性穩(wěn)壓器(Low Drop-out Regulator,LDO)由于具有低噪聲、低紋波和瞬態(tài)響應良好等特性被廣泛應用于SRAM的電源系統(tǒng)中。
　　本文基于S

2、MIC65nm CMOS工藝，設計了一種應用于SRAM的無片外補償電容LDO，該LDO由低溫漂高精度基準電壓源、誤差放大器和功率級構成。其中，基準電壓源采用類指數(shù)性質的電流進行曲率補償，降低基準電壓的溫漂系數(shù)，并引入預穩(wěn)壓電路以提高電源抑制比;誤差放大器采用可變增益結構，當負載電流較小時，誤差放大器和功率級等效為兩級放大結構，并采用共源共柵密勒(Cascode Miller)補償以保持穩(wěn)定;當負載電流較大時，誤差放大器和功率級等效為三級

3、結構，并采用有源反饋補償(ActiveFeedback Frequency Compensation)保持穩(wěn)定，整個LDO采用基準電壓源產生的基準電流自偏置，并引入動態(tài)偏置單元以提高瞬態(tài)響應能力和重負載下系統(tǒng)的帶寬。利用Cadence軟件對LDO進行設計優(yōu)化與前仿真、版圖設計和后仿真。后仿真結果表明:在2.5V電源電壓下，LDO的輸出電壓為1.23V，在-55℃～125℃范圍內的溫度系數(shù)為12.1ppm/℃。整個LDO在低頻(1kHz)

4、下系統(tǒng)的電源抑制比為-75dB，線性調整率為0.83％，負載調整率僅為0.171mV/mA，能達到全負載范圍內的穩(wěn)定性要求。當負載電流在50μA到100mA之間跳變，且突變時間為300ns時，輸出下過沖為117.4mV，輸出上過沖僅為76mV，過沖恢復時間最長為703ns;當負載電流在50μA到100mA之間變動，且突變時間為100ns時，輸出下過沖為147mV，輸出上過沖僅為91mV，過沖恢復時間最長為728ns，LDO的整體靜態(tài)電流