異構多核可重構平臺指令并行化關鍵問題研究.pdf

1、隨著半導體技術的進步以及對計算性能的要求越來越高，通用計算處理器的計算性能已經無法滿足日益增長的計算需求。計算平臺正朝著高性能，專用化的方向發(fā)展。然而，傳統(tǒng)的特定用途集成電路(Application Specific IntegratedCircuit，ASIC)由于運算邏輯的固定性，其通用性受到了很大的限制。與此同時，基于現(xiàn)場可編程門陣列(Field Programmable Gate Arrays，F(xiàn)PGAs)的可重構系統(tǒng)提供了一個

2、理想的平臺。一方面，由于其的可編程特性，實現(xiàn)了專有硬件電路的配置，從而具有較高的計算性能;另一方面，由于其可重構的特性，實現(xiàn)了計算資源的重新配置，從而可以適應不同的計算場景。
　　另外，隨著單片處理器的性能的發(fā)展受到摩爾定律的限制，計算平臺還朝著多核化，異構化的方向發(fā)展。在多核異構平臺上，指令的并行化成為提高執(zhí)行效率和系統(tǒng)資源利用率的重要手段。因此也出現(xiàn)了多種計算平臺上的多種并行化技術，如超長指令字（Very Long Instr

3、uction Word，VLIW），超標量(Super Scalar)，亂序執(zhí)行(Out-of-Order Execution)以及通用圖形處理器(General Purpose Graphic Processing Unit，GPGPU)編程等。他們分別提供了任務級并行(Task-Level Parallelism，TLP)和指令級并行(Instruction-LevelParallelism，ILP)等不同粒度的并行化方法。本文利用

4、可重構計算平臺的特征與優(yōu)勢，將任務級與指令級并行相結合，設計了異構多核可重構計算平臺。并基于此平臺做了如下研究工作:
　　(1)本文使用軟硬件協(xié)同設計的方法，設計了一種能夠同時支持指令級并行與任務級并行的異構多核可重構計算平臺。該平臺由IP核、可重構超長指令字處理器、以及中心調度處理器組成。在平臺的硬件設計中，使用了基于狀態(tài)機的IP核設計與封裝方法，并可重構超長指令字處理器集成到計算平臺上。在平臺的軟件設計中，設計了中心調度處理器

5、上的編程接口，并且使用通用超長指令字代碼生成方法對超長指令字的編譯器后端進行了擴展，通過指令的相關性分析，將指令中的操作按照固定的模式重新定位，使得在超長指令字處理器重構時，通過擴展的編譯器編譯的超長指令字指令可以直接繼續(xù)執(zhí)行，而不用重新編譯，從而實現(xiàn)發(fā)射寬度的動態(tài)運行時重構。
　　(2)本文針對異構多核可重構計算平臺上的任務級并行問題，使用靜態(tài)與動態(tài)兩種方式實現(xiàn)了任務級并行化。該并行化方法采用亂序執(zhí)行的方式，通過任務相關檢測，任

6、務重排序，以及任務映射等步驟，實現(xiàn)了異構多核可重構計算平臺上的多種亂序執(zhí)行方式。通過構造測試用例與實際的案例學習，測試與評估了兩種任務級并行化方法的性能，并通過分析比較，給出兩者所適用的場景。
　　(3)本文針對可重構超長指令字處理器上的指令級并行問題，設計并實現(xiàn)了一種可重構超長指令字處理器運行時動態(tài)重構策略，通過運行時的指令剖析，從而獲得程序在不同的執(zhí)行階段所需要的發(fā)射寬度、執(zhí)行時間、以及功耗等信息?；谶@些信息，采用預測算法，

7、對程序的下一個執(zhí)行階段所需的配置信息做出預測，并使用預測結果來控制系統(tǒng)的重構。目的是為了通過系統(tǒng)重構來更好的反映應用程序的需求，從而獲得更合理的資源配置方案以及更好的能耗比。另外，本文設計并實現(xiàn)了一種新的數(shù)據(jù)cache替換策略，在數(shù)據(jù)cache由于系統(tǒng)的重構而減小時，分別對cache命中與缺失采用不同的替換策略，在cache命中時，若命中在將要被重構掉的那一部分cache，則將命中的數(shù)據(jù)同時寫入保留的那部分cache中;在cache缺失