基于視頻陣列處理器的碼率控制算法研究與實現(xiàn).pdf

1、隨著4G技術(shù)以及互聯(lián)網(wǎng)技術(shù)的飛速發(fā)展，JCT-VC研究的高效視頻編碼HEVC逐漸成為主流技術(shù)，HEVC雖然提高了壓縮效率，但是計算的復(fù)雜度大幅度增加，這對視頻編碼器的硬件效能提出了更高的要求。
　　論文通過全面研究實現(xiàn)視頻編碼算法對指令傳輸?shù)男枨?，完成了可編程可重?gòu)視頻陣列處理器中指令傳送網(wǎng)絡(luò)的設(shè)計，提出的指令傳送網(wǎng)絡(luò)適合32×32(即1024)輕核處理元的指令傳送，既支持單指令單數(shù)據(jù)流模式也支持單指令多數(shù)據(jù)流模式。使用Veril

2、og HDL語言完成電路設(shè)計并進行仿真和驗證，采用Xilinx的ISE14.7(64-bit)工具對電路進行綜合，在ZYNQ7z045 ffg900-2FPGA開發(fā)板進行FPGA測試。
　　同時，為了測試可編程可重構(gòu)視頻陣列處理器的性能，在該結(jié)構(gòu)上并行實現(xiàn)了HEVC編碼算法中的碼率控制算法。碼率控制就是研究如何在帶寬和資源條件有限的情況下，還能保持編碼的高質(zhì)量。碼率控制算法是視頻編碼中提高編碼傳輸?shù)馁|(zhì)量的重要手段。本文通過詳細分析

3、TCTVC-K0103中提出的基于R-λ模型的碼率控制算法，在可編程可重構(gòu)視頻陣列處理器上依次實現(xiàn)了算法中的分配比特、計算拉格朗日參數(shù)以及計算量化參數(shù)三個部分。其中，針對在計算量化參數(shù)時出現(xiàn)的超越函數(shù)計算的問題進行深入研究，選擇坐標旋轉(zhuǎn)數(shù)字的計算方法(Coordinate Rotation DigitalComputer，CORDIC)，并在可編程可重構(gòu)陣列結(jié)構(gòu)中進行了實現(xiàn)，完成了功能仿真和FPGA測試。最后，將碼率控制算法在可編程可重