卷積碼盲識(shí)別的FPGA實(shí)現(xiàn)技術(shù)研究.pdf

1、在無(wú)線通信系統(tǒng)中，信道編碼盲識(shí)別技術(shù)有著非常廣泛的應(yīng)用。而卷積碼作為常用的一種信道編碼，它的盲識(shí)別技術(shù)在許多領(lǐng)域都發(fā)揮著重要的作用。但是現(xiàn)有的卷積碼盲識(shí)別技術(shù)一般都是借助計(jì)算機(jī)進(jìn)行好碼的搜索，而在硬件設(shè)備上的實(shí)現(xiàn)還比較少。本課題主要研究的就是卷積碼盲識(shí)別在FPGA上的實(shí)現(xiàn)過(guò)程。本文主要內(nèi)容安排如下：
　　介紹了卷積碼的基本概念、性質(zhì)和表示方式，以及根據(jù)卷積碼的編碼特點(diǎn)闡述了需要識(shí)別的參數(shù)類型和一些基本的識(shí)別原理，并且重點(diǎn)詳細(xì)介紹了

2、幾種盲識(shí)別的基礎(chǔ)算法。
　　討論了傳統(tǒng)高斯消元算法實(shí)現(xiàn)盲識(shí)別的過(guò)程，根據(jù)FPGA硬件實(shí)現(xiàn)的并行特性，對(duì)傳統(tǒng)算法進(jìn)行優(yōu)化，詳細(xì)的介紹了優(yōu)化的理論過(guò)程，并論證了優(yōu)化算法的正確性。在進(jìn)行FPGA模塊設(shè)計(jì)的時(shí)候，重點(diǎn)介紹了基本單元實(shí)現(xiàn)的過(guò)程以及耗費(fèi)的資源數(shù)量，并根據(jù)硬件實(shí)現(xiàn)的并行結(jié)構(gòu)詳細(xì)介紹了優(yōu)化算法在FPGA上實(shí)現(xiàn)的過(guò)程。最后在FPGA硬件設(shè)備上成功地實(shí)現(xiàn)了對(duì)卷積碼碼率的識(shí)別。并與傳統(tǒng)算法在軟件實(shí)現(xiàn)相比，實(shí)現(xiàn)了兩個(gè)數(shù)量級(jí)的時(shí)間復(fù)雜度的優(yōu)

3、化。
　　介紹了直接利用基于Walsh-Hadamard變換的算法實(shí)現(xiàn)卷積碼生成多項(xiàng)式的識(shí)別，并進(jìn)行了仿真驗(yàn)證。進(jìn)而研究了Walsh-Hadamard變換算法在FPGA硬件上實(shí)現(xiàn)的過(guò)程。根據(jù)最后實(shí)現(xiàn)的時(shí)序性能和資源利用率分析可以看出直接實(shí)現(xiàn)的過(guò)程并不可取。最后根據(jù)Walsh-Hadamard算法識(shí)別的過(guò)程進(jìn)行硬件實(shí)現(xiàn)上的優(yōu)化，并論證了結(jié)果的正確性。最后成功地實(shí)現(xiàn)了在FPGA硬件設(shè)備對(duì)卷積碼生成多項(xiàng)式的估計(jì)。根據(jù)最后硬件實(shí)現(xiàn)的綜合報(bào)