基于ARINC659總線的仿真驗(yàn)證系統(tǒng)設(shè)計(jì).pdf

1、隨著衛(wèi)星空間任務(wù)日趨復(fù)雜，需要處理的測(cè)控載荷數(shù)據(jù)日益加大，對(duì)星載計(jì)算機(jī)的安全性、實(shí)時(shí)性、可靠性提出了更高的要求。傳統(tǒng)的星載計(jì)算機(jī)結(jié)構(gòu)已不能滿足任務(wù)需求，亟需一種新的內(nèi)總線解決該問(wèn)題。
　　ARINC659是一種在航空電子系統(tǒng)中廣泛應(yīng)用的總線，因其具有高可靠性和實(shí)時(shí)容錯(cuò)性。國(guó)內(nèi)的ARINC659總線芯片成本過(guò)高且未經(jīng)抗輻射加固，使得該總線的應(yīng)用發(fā)展受到限制。FPGA設(shè)計(jì)能縮減了電路的體積與穩(wěn)定性，縮短了系統(tǒng)設(shè)計(jì)的調(diào)試周期，提升電子系

2、統(tǒng)設(shè)計(jì)的靈活性。
　　本文用Verilog HDL設(shè)計(jì)了ARINC659總線的IP核?；赟OC技術(shù)將DW8051模塊、總線接口部件模塊、IMM模塊、TM模塊等集成在芯片中，實(shí)現(xiàn)了總線協(xié)議的功能。為了避免FPGA在空間應(yīng)用上受到單粒子效應(yīng)的影響而出現(xiàn)故障，影響系統(tǒng)正常運(yùn)行，加入了EDAC模塊，進(jìn)一步提升了系統(tǒng)的整體容錯(cuò)性能。集成了星載計(jì)算機(jī)的外接處理器接口和多種常用外設(shè)接口，可配置成多種工作模式，能應(yīng)用在多種場(chǎng)合。
　　構(gòu)建

3、了總線仿真模型，通過(guò)對(duì)時(shí)間調(diào)度表和DW8051處理器的程序控制ARINC659總線控制器產(chǎn)生了總線通信波形，完成了對(duì)ARINC659總線控制器的數(shù)據(jù)消息收發(fā)等正常功能的驗(yàn)證，同時(shí)也通過(guò)故障注入的方式，驗(yàn)證了ARINC659總線控制器的冗余切換，數(shù)據(jù)通道故障時(shí)的比對(duì)判斷，保證了該通信內(nèi)總線的容錯(cuò)性和完整性。
　　在硬件方面針對(duì)ARINC659的背板收發(fā)邏輯電平標(biāo)準(zhǔn)，從負(fù)載，驅(qū)動(dòng)能力和傳輸?shù)确矫嬖O(shè)計(jì)優(yōu)化了背板收發(fā)器，保證了高速信號(hào)的完