SoC系統(tǒng)中高速I-O系統(tǒng)的實現(xiàn)與驗證.pdf

1、隨著現(xiàn)代科技與電子產(chǎn)品的日新月異，更快的速率、更高的帶寬已經(jīng)成為業(yè)界追求的目標之一。PCIe3.0協(xié)議在此背景下應(yīng)運而生，通過PCIe3.0協(xié)議設(shè)計出的相關(guān)產(chǎn)品在工作和生活中也越來越常見。目前，PCIe3.0已經(jīng)成為處理器性能提高的重要因素之一。
　　本文首先介紹了PCIe總線的發(fā)展和應(yīng)用，然后分析了PCIe總線的協(xié)議內(nèi)容，并總結(jié)了PCIe3.0獨有的特點。通過PCIe3.0的IP核復(fù)用技術(shù)和AMBA3.0總線架構(gòu)，實現(xiàn)了一款So

2、C芯片中的高速I/O系統(tǒng)。該系統(tǒng)實現(xiàn)了PCIe3.0協(xié)議中的RC設(shè)備和EP設(shè)備，以及二者之間的連接。通過RC設(shè)備中的Host轉(zhuǎn)接橋完成對不同設(shè)備空間的訪問，通過EP設(shè)備發(fā)起DMA請求和中斷請求。
　　本文搭建了Verilog語言的定向測試平臺，對RC設(shè)備和EP設(shè)備進行配置，完成鏈路訓(xùn)練和初始化過程，使二者可以進行TLP報文傳輸，然后對設(shè)計的功能點進行驗證，并使用了Systemverilog語言的UVM平臺，建立隨機化測試激勵，其中