

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、數(shù)字雷達(dá)系統(tǒng)由于其高精度幅相正交特性、抗干擾性、穩(wěn)定性等優(yōu)勢(shì)已經(jīng)成為新一代雷達(dá)體系的主要發(fā)展方向,被更多的應(yīng)用到全天候遠(yuǎn)距離實(shí)現(xiàn)對(duì)目標(biāo)的探測(cè)和定位,在軍事民用領(lǐng)域如民航交通管制、陸??毡O(jiān)視、精確制導(dǎo)、導(dǎo)航、汽車防撞與測(cè)距以及氣象預(yù)報(bào)等眾多國民經(jīng)濟(jì)重要部門。同時(shí)在微電子技術(shù)日新月異的發(fā)展中,FPGA和DSP在信號(hào)處理能力上不斷提升,ASIC即專用集成電路能夠?qū)崿F(xiàn)比DSP和FPGA處理速度更快,功耗更低及更高的可靠性,并擁有自主知識(shí)產(chǎn)權(quán)的芯
2、片大規(guī)模化生產(chǎn)后在價(jià)格上具有很大的優(yōu)勢(shì)。因此利用最新的片上芯片系統(tǒng)(System on Chip)技術(shù)來設(shè)計(jì)新一代體制的數(shù)字雷達(dá)系統(tǒng)成為目前研究的當(dāng)務(wù)之急。
本論文的工作來源于部委研究項(xiàng)目,重點(diǎn)研究數(shù)字雷達(dá)接收機(jī)信號(hào)處理的IP核設(shè)計(jì),并且就數(shù)據(jù)通路的性能優(yōu)化、面積優(yōu)化、驗(yàn)證平臺(tái)等方面展開了研究和設(shè)計(jì)實(shí)現(xiàn)工作。主要討論了流水式數(shù)字信號(hào)處理器和時(shí)分復(fù)用方式的電路實(shí)現(xiàn)架構(gòu)。并在時(shí)分復(fù)用方式下對(duì)性能優(yōu)化與電路優(yōu)化兩個(gè)方面進(jìn)行討論并設(shè)計(jì)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的系統(tǒng)芯片SoC原型驗(yàn)證技術(shù)的研究與實(shí)現(xiàn).pdf
- 基于FPGA的SoC原型驗(yàn)證平臺(tái)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的片上系統(tǒng)(SoC)原型驗(yàn)證的研究與實(shí)現(xiàn).pdf
- 基于FPGA的YAK SOC原型驗(yàn)證平臺(tái)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 高性能數(shù)字SoC芯片的驗(yàn)證設(shè)計(jì)與實(shí)現(xiàn).pdf
- 陣列雷達(dá)數(shù)字接收機(jī)測(cè)試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 雷達(dá)寬帶數(shù)字接收機(jī)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 通用SOC虛擬原型驗(yàn)證平臺(tái)研究與設(shè)計(jì).pdf
- 數(shù)字陣列雷達(dá)射頻接收組件的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 雷達(dá)數(shù)字通用接收機(jī)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于SPARC V8的SoC原型驗(yàn)證系統(tǒng)研究.pdf
- 雷達(dá)信號(hào)數(shù)字偵察接收的FPGA實(shí)現(xiàn).pdf
- SoC系統(tǒng)中高速I-O系統(tǒng)的實(shí)現(xiàn)與驗(yàn)證.pdf
- 基于VHDL的數(shù)字SoC設(shè)計(jì)與驗(yàn)證的全面自動(dòng)化實(shí)現(xiàn).pdf
- 數(shù)字陣列雷達(dá)接收機(jī)測(cè)試系統(tǒng)的軟件設(shè)計(jì)與實(shí)現(xiàn).pdf
- SoC功能驗(yàn)證自動(dòng)化系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 雷達(dá)數(shù)字中頻接收機(jī)的工程實(shí)現(xiàn).pdf
- 測(cè)速雷達(dá)的數(shù)字接收機(jī)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于OVM的SoC功能驗(yàn)證系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 無線傳感器網(wǎng)絡(luò)節(jié)點(diǎn)SoC的原型驗(yàn)證.pdf
評(píng)論
0/150
提交評(píng)論