基于LDPC編譯碼的嵌入式數(shù)字水印系統(tǒng)設計.pdf

1、數(shù)字水印技術是將重要的信息(即數(shù)字水印)嵌入到數(shù)字載體當中,同時不影響載體的使用價值也不容易被人的感知系統(tǒng)察覺到的技術。設計的基本思路是對比較重要的信息進行置亂、編碼后,嵌入到宿主媒體的頻域(DCT變換或小波變換)中,從而達到隱藏信息而不改變宿主媒體的視覺效果的目的。設計以FPGA為硬件平臺,以DCT變換和LDPC編譯碼為技術支撐,通過Nios_II軟核進行數(shù)據(jù)流控制,實現(xiàn)了性能和速度均優(yōu)良的片上水印系統(tǒng)。
　　LDPC(Low

2、Density Parity Check Code)碼是目前最優(yōu)秀的碼字之一,該碼具有很強的抗干擾能力,且隨著碼長和碼率的增大其性能還有較大的提高,并且其接近香農傳輸極限的性能使其成為第四代通信系統(tǒng)(4G)信道編碼的標準,鑒于這些優(yōu)點,將其引入到數(shù)字水印系統(tǒng)中可大大提高系統(tǒng)的抗干擾能力和傳輸速度。論文通過FPGA實現(xiàn)了LDPC編譯碼算法,針對Verilog語言的特點選用了“π旋轉矩陣構造法”進行編碼,其中的“皇后算法”較好的避免了H矩陣

3、中小環(huán)的出現(xiàn);譯碼采用“UMP BP-Based(最小和或最大積)算法”,引入Q8(定點數(shù))格式表示數(shù)據(jù)類型,從而避免了浮點數(shù)運算,較大地提高了算法的執(zhí)行效率?；?Q格式,論文提出了用硬件描述語言(Verilog)實現(xiàn)復雜算法的設計理念,同時也用該語言的狀態(tài)機設計實現(xiàn)了LDPC編譯碼算法,程序中沒有使用任何公司的IP核,生成的Verilog硬件模塊適用于所有FPGA。
　　論文將LDPC編碼技術與數(shù)字水印技術相結合,利用LDPC

4、碼超強的糾錯能力提高數(shù)字水印的魯棒性和隱匿性等。系統(tǒng)以Nios_II為核心,觸摸屏和SD卡等外圍設備組成,提供嵌入水印和提取水印兩種模式,可對SD卡中的宿主圖片和水印圖片進行多種操作。軟件方面,宿主圖片采用DCT變換進行時頻轉換;水印圖片用Amold變換和LDPC編碼進行二次處理,進一步增強水印的各項性能;宿主和水印圖片基于R系數(shù)進行嵌入和盲提取,靈活性較好;利用Verilog語言實現(xiàn)了LDPC編譯碼硬件模塊,整個編譯碼算法不涉及小數(shù)運