已閱讀1頁，還剩59頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、LDPC碼是一類性能優(yōu)異的線性分組碼，當(dāng)碼長足夠長時，性能比Turbo碼更優(yōu)越。相對于非結(jié)構(gòu)化的隨機LDPC碼，準(zhǔn)循環(huán)LDPC碼因為構(gòu)造更加靈活、硬件可實現(xiàn)性強、可進行并行度設(shè)計及模塊復(fù)用，成為當(dāng)前的一個研究熱點。
本文在LDPC碼理論基礎(chǔ)上，介紹了一種PS構(gòu)造方法，該方法通過隨機搜索構(gòu)造滿足一定條件的轉(zhuǎn)移矩陣，再根據(jù)一定的原則得到對應(yīng)的校驗矩陣。針對PS構(gòu)造下得到的(6075，5402)QC-LDPC碼，基于MATLAB
2、仿真軟件，對不同參數(shù)下的糾錯性能進行了仿真驗證。通過對相同碼長下PS構(gòu)造與隨機構(gòu)造得到的LDPC碼進行性能對比，驗證了該構(gòu)造法的可行性。
針對(6075，5402)QC-LDPC碼，文中設(shè)計了其編譯碼算法的FPGA實現(xiàn)方案，并在QuartusⅡ仿真平臺上，利用VHDL硬件語言完成編程仿真。編碼部分，根據(jù)生成矩陣的循環(huán)特性，采用反饋移位寄存器進行設(shè)計，大大降低了實現(xiàn)復(fù)雜度。譯碼部分，采用部分并行結(jié)構(gòu)，對最小和譯碼算法，分模塊
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- LDPC碼譯碼算法的FPGA設(shè)計與實現(xiàn).pdf
- 基于FPGA的多元LDPC碼編譯碼器設(shè)計與實現(xiàn).pdf
- 低碼率的QC-LDPC碼編譯碼算法與FPGA實現(xiàn).pdf
- 基于fpga的多元ldpc碼編譯碼器設(shè)計與實現(xiàn)
- 準(zhǔn)循環(huán)LDPC碼編譯碼的FPGA實現(xiàn).pdf
- LDPC碼高效編譯碼器設(shè)計與FPGA實現(xiàn).pdf
- LDPC碼編譯碼算法的研究.pdf
- 準(zhǔn)循環(huán)LDPC碼的編譯碼算法研究與實現(xiàn).pdf
- LDPC碼的高速編譯碼器設(shè)計及FPGA實現(xiàn).pdf
- LDPC碼編譯碼器的設(shè)計與實現(xiàn).pdf
- 偽隨機LDPC碼的編譯碼器設(shè)計及FPGA實現(xiàn).pdf
- 準(zhǔn)循環(huán)LDPC碼的編譯碼器設(shè)計及FPGA實現(xiàn).pdf
- 極化碼編譯碼算法研究及譯碼算法FPGA實現(xiàn).pdf
- 極化碼的編譯碼算法研究與FPGA實現(xiàn).pdf
- 基于FPGA的LDPC碼譯碼研究與硬件實現(xiàn).pdf
- 準(zhǔn)循環(huán)LDPC碼的編譯碼技術(shù)研究與FPGA實現(xiàn).pdf
- 多進制LDPC碼編譯碼算法研究與硬件實現(xiàn).pdf
- 基于EMS算法的多元LDPC碼譯碼器設(shè)計與FPGA實現(xiàn).pdf
- LDPC碼譯碼算法研究和FPGA實現(xiàn).pdf
- LDPC碼譯碼研究與FPGA實現(xiàn).pdf
評論
0/150
提交評論