低功耗SDRAM控制器設(shè)計與軟件驗證.pdf

1、隨著數(shù)字IC設(shè)計方法的不斷發(fā)展,人們對電子產(chǎn)品的需求也越來越高。一方面是集成電路的規(guī)模越來越大,功能也越來越多,而且越來越多的功能被集成在一個系統(tǒng)中,因此對存儲器的存儲速度要求也越來越高。另外一個方面是隨著便攜式產(chǎn)品的普及和廣泛應(yīng)用,功耗逐漸成為芯片設(shè)計的一個重要考量因素,有時甚至成為一個產(chǎn)品能否取得成功的決定性因素。
　　本文首先對 SDRAM的種類、架構(gòu)以及操作方式做了簡要介紹和分析,并在此基礎(chǔ)上設(shè)計提出了結(jié)合門控時鐘架構(gòu)以及

2、命令重排序架構(gòu)的 SDRAM控制器設(shè)計方法(門控時鐘架構(gòu)可以從時鐘的根部開始減少時鐘樹以及寄存器上的動態(tài)功耗。而命令重排序架構(gòu)可以讓同一個Bank同一行的命令排在一起操作,讓同一個Bank不同行的命令盡量錯開操作,從而節(jié)省行關(guān)閉和行打開的時間,又能夠讓不同Bank盡量并行操作,從而提高了SDRAM的帶寬和訪問效率)?？梢哉f這兩種方法調(diào)和了SDRAM控制器速度和功耗之間的矛盾,可以讓SDRAM控制器在對SDRAM訪問效率提高的前提下對功耗

3、的影響不大。
　　該SDRAM控制器是使用verilog硬件描述語言進(jìn)行設(shè)計的。在設(shè)計完成之后,如下幾個步驟也在論文中進(jìn)行了描述:使用高級驗證方法學(xué)OVM對SDRAM控制器進(jìn)行功能仿真和動態(tài)驗證以確保功能的正確性;使用 Synopsys公司的 Design Compiler對驗證完成的設(shè)計進(jìn)行綜合以生成門級網(wǎng)表確保設(shè)計可以正常綜合;使用Cadence公司的LEC形式驗證工具對RTL和綜合生成的門級網(wǎng)表進(jìn)行驗證以確保網(wǎng)表功能的正確性

4、;使用Synopsys公司的Primetime PX來對SDRAM控制器不同工作模式下的功耗進(jìn)行分析,最后得出本篇論文的結(jié)論。
　　經(jīng)過驗證的設(shè)計證明其在性能和功耗方面都要比不使用門控時鐘技術(shù)和命令沖排序技術(shù)的SDRAM控制器優(yōu)越。該SDRAM控制器無論在功耗方面還是性能方面都基本可以滿足公司低端DVD相關(guān)產(chǎn)品的需求。該SDRAM控制器經(jīng)過對系統(tǒng)帶寬的評估,后續(xù)有很大可能會被應(yīng)用到DVD等低端產(chǎn)品中去,這也是該課題對公司的貢獻(xiàn)之一