面向Android應(yīng)用的Gem5模擬器誤差分析與修正.pdf

1、從設(shè)計(jì)到量產(chǎn)一顆Soc芯片的研發(fā)成本是非常昂貴的，因此Soc架構(gòu)師依賴模擬器來(lái)評(píng)估新的想法和設(shè)計(jì)。Gem5作為一款模塊化的全系統(tǒng)模擬器，可以模擬各種指令集架構(gòu)的微處理器。然而，由于Gem5模擬器自身性能和模擬精度等方面的限制，評(píng)估結(jié)果中往往會(huì)帶有一定的誤差，從而對(duì)設(shè)計(jì)結(jié)果造成影響，因此有必要分析Gem5模擬器的誤差來(lái)源并對(duì)誤差進(jìn)行修正。
　　本文對(duì)比了Gem5和Cortex A9處理器間的總性能和微架構(gòu)性能參數(shù)，指出Gem5模擬誤

2、差的來(lái)源并對(duì)誤差進(jìn)行了修正。首先，本文解決了Gem5中微架構(gòu)性能參數(shù)無(wú)法提取的問(wèn)題，如分支預(yù)測(cè)失敗率、L1Cache缺失數(shù)和L1快表（Translation Lookaside Buffer，TLB）缺失數(shù)等;然后，在盡可能保證Gem5與Cortex A9處理器可配參數(shù)一致的情況下，通過(guò)在Gem5和Odroid U3開(kāi)發(fā)板上運(yùn)行計(jì)算密集型benchmark并對(duì)所提取的性能參數(shù)進(jìn)行對(duì)比分析，本文找出了對(duì)Gem5的模擬誤差影響較大的微架構(gòu)模

3、塊，如分支預(yù)測(cè)器、Cache替換策略和Cache預(yù)取機(jī)制等;最后，本文重新為Gem5編寫(xiě)了對(duì)誤差影響較大的微架構(gòu)模塊，并對(duì)修改后的結(jié)果進(jìn)行驗(yàn)證。
　　本文通過(guò)將選取的Linux計(jì)算密集型benchmark和Asimbench分別在Gem5和Odroid U3開(kāi)發(fā)板上進(jìn)行測(cè)試，并通過(guò)Perf工具獲取所對(duì)比的性能參數(shù)，結(jié)果表明:在盡可能保持兩者結(jié)構(gòu)參數(shù)一致的情況下，平均執(zhí)行一條指令所需Cycle數(shù)(Clock cycle Per In