基于BWDSP1042的雷達信號處理若干算法的實現(xiàn)與優(yōu)化研究.pdf

1、中國電子科技集團公司第三十八研究所在“核高基”重大專項中推出多核雷達信號處理芯片BWDSP1042。BWDSP1042是CETC-38繼BWDSP100之后，在BWDSP100之上研發(fā)的面向雷達的高性能多核數(shù)字信號處理器，具有高集成度的指令系統(tǒng)，模塊化的結構程序研究和更高的并行性。本課題開展基于BWDSP1042的雷達信號處理若干算法的實現(xiàn)與優(yōu)化研究，主要內(nèi)容有:
　　1.基于BWDSP1042的不同點數(shù)、不同數(shù)據(jù)格式FIR算法研

2、究和實現(xiàn)
　　通過熟悉BWDSP1042內(nèi)部結構和BWDSP1042處理器軟件平臺ECS（Efficient Coding Studio）指令編排原則，合理安排BWDSP1042內(nèi)部寄存器和運算部件，給出最佳優(yōu)化方案，在所需相對較少運算部件前提下，最大提高運算部件利用率，減少算法運行周期。給出BWDSP1042中FIR算法研究具體流程、編寫、調(diào)用、實際周期、理論周期。
　　2.基于BWDSP1042的不同點數(shù)FFT算法研究和

3、實現(xiàn)
　　FFT算法研究時，本課題研究運用基-2時間抽取FFT算法、基于原位部分逆序高效FFT算法以及特有模八尋址方式，很大程度上提高FFT算法效率。與FIR算法研究類似，課題研究合理安排BWDSP1042內(nèi)部寄存器和運算部件，提高運算部件利用率，減少算法運行周期。給出BWDSP1042中FFT算法研究具體流程、編寫、調(diào)用、實際周期、理論周期。
　　3.課題研究算法有效性驗證
　　通過對各算法所需運算部件總數(shù)及BWDS

4、P1042內(nèi)部運算部件數(shù)做分析，得出算法理論周期與本課題研究算法實際主循環(huán)周期比基本達到80％以上，即能夠最大化合理利用BWDSP1042運算部件;與其他主流高性能DSP芯片(如TMS320C6678、BWDSP100、ADSP-TS201)內(nèi)部函數(shù)庫算法的周期和運行時間作對比，并與MATLAB生成標準數(shù)據(jù)作誤差對比。結果表明，本課題研究算法在充分利用其運算部件后，算法周期和時間相對TMS320C6678、ADSP-TS201和BWDS