20位音頻Sigma Delta ADC的設(shè)計.pdf

1、Sigma Delta ADC在速度、精度與功耗間有著很好的折衷，近年來受到了廣泛的重視和研究。應(yīng)用于音頻領(lǐng)域的Sigma Delta ADC精度一般均在16bit左右，更高精度的應(yīng)用于音頻領(lǐng)域的SigmaDelta ADC的成熟產(chǎn)品非常少。本文主要工作就是設(shè)計一款適用于數(shù)字音頻領(lǐng)域的高精度SigmaDelta ADC。
　　本文調(diào)研了Sigma Detla ADC的國內(nèi)外研究現(xiàn)狀，介紹了Sigma Detla ADC的基本原理，

2、分析了各種常用結(jié)構(gòu)的優(yōu)勢與不足。在此基礎(chǔ)上根據(jù)設(shè)計指標選擇了本文的四階單環(huán)單比特量化的SigmaDetla調(diào)制器結(jié)構(gòu)。利用Simulink工具建立線性模型，設(shè)計程序選定模型中各處系數(shù)值，進行系統(tǒng)仿真，并對輸出數(shù)據(jù)進行FFT分析。本文在經(jīng)典結(jié)構(gòu)的基礎(chǔ)上，改進設(shè)計了一種前饋型四階Sigma Delta調(diào)制器結(jié)構(gòu)。第一級積分器是整個Sigma Delta調(diào)制器環(huán)路中最重要的模塊，其中的運算放大器采用了折疊式共源共柵放大器結(jié)構(gòu)，用開關(guān)電容共模反

3、饋電路以穩(wěn)定其輸出共模電壓。后三級積分器直接采用與第一級積分器相同的結(jié)構(gòu)，僅僅在電路的電流與器件尺寸上逐級減小。采用預(yù)放大器、鎖存比較器和與非門鎖存器構(gòu)成的比較器實現(xiàn)單比特量化器。針對級聯(lián)積分梳狀濾波器在信號帶寬內(nèi)幅頻特性曲線的衰減，本文通過補償零極點的方法改進設(shè)計了一種補償濾波器電路，有效的降低了通帶紋波。用五階級聯(lián)積分梳狀濾波器、補償濾波器與兩個半帶濾波器級聯(lián)的方式實現(xiàn)抽取濾波器，其中級聯(lián)積分梳狀濾波器完成32倍降頻，兩個半帶濾波器

4、各實現(xiàn)2倍降頻，將Sigma Delta調(diào)制器輸出的高速率碼流降采樣至奈奎斯特率。
　　論文基于SMIC0.18μm CMOS工藝設(shè)計了Sigma Delta ADC電路的原理圖，并完成了版圖的設(shè)計，版圖總面積為748 x432μm2。對本文所設(shè)計的Sigma Delta ADC的后仿真結(jié)果表明:在電源電壓為1.8V，采樣頻率為6.144MHz，過采樣率為128倍，輸入正弦波信號頻率為13.5kHz，幅度為700mV的條件下，得到