16位具有前饋結(jié)構(gòu)的三階Delta Sigma ADC設(shè)計.pdf

1、目前，基于Delta Sigma調(diào)制器結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器(ADC)是設(shè)計高精度ADC的主要技術(shù)。Delta Sigma ADC由 Delta Sigma調(diào)制器和降采樣濾波器兩部分組成，調(diào)制器采用過采樣和噪聲整形技術(shù)，降采樣濾波器濾除分布在信號頻帶外的整形噪聲并完成降采樣操作。Delta Sigma ADC具有精度高、線性度高、對元器件的失配容忍能力強、與數(shù)字CMOS集成電路兼容性強等優(yōu)點，得到了廣泛應用。
　　針對低頻應用領(lǐng)域，如電

2、池操作系統(tǒng)中檢測筆記本的剩余電量檢測，本文設(shè)計了一個前饋結(jié)構(gòu)的Delta Sigma ADC，數(shù)字輸出碼為16位的補碼輸出形式。
　　在設(shè)計的ADC中，Delta Sigma調(diào)制器采用三階、單環(huán)結(jié)構(gòu)，一位量化輸出。采用前饋結(jié)構(gòu)，改善了調(diào)制器環(huán)路的穩(wěn)定性，降低了積分器的輸出擺幅，從而放寬了對放大器的特性指標要求并提高了線性度。運用了零點、極點優(yōu)化技術(shù)，使Delta Sigma調(diào)制器達到了較高的穩(wěn)定性和優(yōu)化的信噪比(SNR)。調(diào)制器采

3、用全差分開關(guān)電容的方式實現(xiàn)，時鐘頻率是256KHz，信號帶寬是1KHz，過采樣率是128。降采樣濾波器由四階梳狀濾波器實現(xiàn)，降采樣率是128。
　　采用SMIC 0.18μm CMOS工藝，設(shè)計了調(diào)制器中各個子模塊電路，包括積分器、運算放大器、加法器、比較器、基準及偏置電路、兩相不交疊時鐘、振蕩探測電路等；繪制了各個子模塊電路的版圖。同時，完成了降采樣濾波器的綜合及布局布線工作，最后完成了ADC的整體版圖設(shè)計。
　　在SMI