硅通孔熱應(yīng)力對(duì)于器件性能的影響的研究.pdf

1、在二維集成電路中，互連金屬層的增加限制了電路的性能。而利用垂直互連技術(shù)來(lái)實(shí)現(xiàn)多層芯片堆疊的三維集成電路（Three-Dimension-Integrated-Circuit，3D IC）在很多方面都就有優(yōu)勢(shì)，主要包括：縮短互連線的長(zhǎng)度、降低功耗以及允許異質(zhì)集成等等。實(shí)現(xiàn)垂直互連的最有效的方式是硅通孔（Through-Silicon-Via，TSV）技術(shù)，但TSV結(jié)構(gòu)會(huì)引入許多問題，尤其在熱機(jī)械可靠性方面。同時(shí)，TSV引起的熱應(yīng)力問題又會(huì)

2、造成器件性能的變化。因此本文主要討論了 TSV熱應(yīng)力對(duì)于載流子遷移率、器件閾值電壓以及飽和電流變化的影響，并得到了以下結(jié)論：
　　（1）創(chuàng)建了提取 TSV熱應(yīng)力的數(shù)學(xué)模型。利用彈性力學(xué)基本理論，尤其是平面應(yīng)變問題以及平面軸對(duì)稱結(jié)構(gòu)問題，然后利用具體的TSV結(jié)構(gòu)列出求解未知系數(shù)的邊界條件，從而創(chuàng)建了提取TSV熱應(yīng)力的數(shù)學(xué)模型。
　?。?）利用多種類型的TSV來(lái)進(jìn)行驗(yàn)證。本文針對(duì)多種類型的TSV結(jié)構(gòu)進(jìn)行仿真，即傳統(tǒng)的圓柱形TSV

3、結(jié)構(gòu)、環(huán)形TSV結(jié)構(gòu)以及較為復(fù)雜的同軸TSV結(jié)構(gòu)。把從熱應(yīng)力模型中得到的應(yīng)力數(shù)據(jù)與仿真得到的應(yīng)力數(shù)據(jù)放在同一個(gè)坐標(biāo)系中進(jìn)行驗(yàn)證，并對(duì)驗(yàn)證過(guò)的應(yīng)力進(jìn)行坐標(biāo)系的轉(zhuǎn)換。
　?。?）不同溝道下的載流子遷移率的變化。本文討論了不同溝道方向條件下的遷移率的變化情況，即[100]晶向和[110]晶向。當(dāng)溝道方向?yàn)閇100]晶向時(shí)，電子遷移率變化較大。而且在坐標(biāo)軸方向變化較大，在兩條坐標(biāo)軸之間的區(qū)域變化較小。但當(dāng)溝道方向?yàn)閇110]晶向時(shí)，空穴遷

4、移率變化較大。而且在兩條坐標(biāo)軸之間的區(qū)域變化較大，在坐標(biāo)軸方向變化較小。同時(shí)根據(jù)相應(yīng)的載流子遷移率變化情況，對(duì)器件的放置方式進(jìn)行了討論。
　　（4）器件閾值電壓的變化。TSV熱應(yīng)力還會(huì)引起器件閾值電壓的變化，TSV熱應(yīng)力會(huì)使得器件閾值電壓降低。其中 P型金屬氧化物半導(dǎo)體（P-Type-Metal-Oxide-Semiconductor，NMOS）器件的閾值電壓最大減少量為32mV， N型金屬氧化物半導(dǎo)體（N-Type-Metal-

5、Oxide-Semiconductor，PMOS）器件的閾值電壓最大減少量為50mV。
　?。?）器件飽和電流的變化。TSV引起的熱應(yīng)力會(huì)造成器件載流子遷移率和器件閾值電壓的變化，進(jìn)而會(huì)引起器件飽和電流的影響。NMOS器件的飽和電流在整個(gè)坐標(biāo)系均為增加的，并且最大的變化率超過(guò)了14％。同時(shí)NMOS器件的飽和電流在X軸方向增加較多，在 Y軸方向上變化較小，這與只考慮遷移率變化的情況不同。PMOS器件的飽和電流變化更大，而且飽和電流在