包絡(luò)跟蹤功率放大器的數(shù)字預(yù)失真平臺研究.pdf

1、社會的發(fā)展使得信息呈現(xiàn)出極快的增長速度，人們對于通信系統(tǒng)的業(yè)務(wù)要求也越來越多的集中在更好更快的傳輸數(shù)據(jù)上。為了在有限的帶寬資源下獲得更高的數(shù)據(jù)傳輸速率，高峰均比越來越高的編碼方式應(yīng)運(yùn)而生，而高峰均比對于通信系統(tǒng)中功率放大器的效率、線性度提出了新的挑戰(zhàn)。為了改善高峰均比信號下功放效率和線性指標(biāo)，數(shù)字預(yù)失真技術(shù)以及包絡(luò)跟蹤功率放大器成為了功放研究的一個重要方向。
　　本文研制了應(yīng)用于包絡(luò)跟蹤功率放大器的數(shù)字預(yù)失真硬件平臺，選用零中頻結(jié)

2、構(gòu)作為整體系統(tǒng)方案，可實現(xiàn)基帶、包絡(luò)信號的產(chǎn)生與處理。系統(tǒng)主要分為發(fā)射鏈路、接收鏈路、采樣時鐘分配模塊、寬帶本振源模塊、數(shù)字平臺以及MCU控制模塊。進(jìn)行模塊設(shè)計同時，對系統(tǒng)的發(fā)射、反饋鏈路進(jìn)行了鏈路預(yù)算仿真，實現(xiàn)了器件選型。
　　結(jié)合Kintex-7 FPGA平臺及C8051F330 MCU控制模塊，實現(xiàn)了各模塊的電源設(shè)計、時鐘設(shè)計、寄存器的配置、模塊內(nèi)以及與其他模塊之間的接口電路設(shè)計。根據(jù)信號完整性相關(guān)理論，對收發(fā)鏈路中轉(zhuǎn)換器P

3、CB接地布線以及高速信號線進(jìn)行了設(shè)計。
　　在2.1GHz對系統(tǒng)進(jìn)行測試，發(fā)射鏈路測試結(jié)果表明，采用25MHz至50MHz帶寬16QAM和QPSK信號作為輸入信號時，EVM分別優(yōu)于0.89％和1.23％;而在12.5MHz至50MHz帶寬范圍內(nèi)，ACLR測試優(yōu)于-61.7dBc。接收鏈路測試結(jié)果顯示，5MHz至50MHz單音信號下，整體SFDR測試優(yōu)于61dBc。回環(huán)鏈路在10MHz-50MHz帶寬16QAM信號下，EVM惡化小于