2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩80頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、FPGA即現(xiàn)場可編程門陣列,這種集成電路芯片可以給客戶提供大量的邏輯資源,用戶可以根據(jù)自身的需求,通過改變芯片的配置信息對其功能進(jìn)行定義,從而實現(xiàn)不同的邏輯功能。
  JTAG電路即邊界掃描電路,是FPGA芯片中非常重要的一個電路模塊,它是在芯片內(nèi)部邏輯電路周圍增加一個邊界掃描寄存器鏈和相應(yīng)的JTAG控制器模塊?,F(xiàn)在廣泛使用的FPGA芯片內(nèi)部幾乎都設(shè)計了JTAG電路,增加JTAG電路的意義在于,它可以更加方便的對芯片內(nèi)部邏輯功能和

2、芯片外部引腳互連的正確性進(jìn)行測試,另外還可以通過JTAG電路對FPGA芯片進(jìn)行在系統(tǒng)編程??傊?,JTAG電路可以提高FPGA芯片測試以及編程的靈活性,極大的促進(jìn)了FPGA芯片的發(fā)展和應(yīng)用。本文選題來源于西安智多晶微電子有限公司FPGA芯片設(shè)計項目中的子項目,重點設(shè)計了一個JTAG控制器電路模塊,主要工作內(nèi)容有:
  1.使用Verilog HDL語言對JTAG控制器模塊及其子模塊進(jìn)行了RTL級的設(shè)計,設(shè)計的邊界掃描測試邏輯功能符合

3、IEEE1149.1標(biāo)準(zhǔn),可以實現(xiàn)IEEE1149.1標(biāo)準(zhǔn)中規(guī)定的各種測試模式,以及在不同測試模式下的邏輯功能。設(shè)計的JTAG控制器電路模塊包含以下幾個子模塊:(1)狀態(tài)控制器模塊,包括JTAG中的TAP控制器和控制在系統(tǒng)編程的狀態(tài)機;(2)指令寄存器和指令譯碼器模塊;(3)測試數(shù)據(jù)寄存器模塊,包括旁路寄存器和器件標(biāo)識寄存器。
  2.在JTAG控制器中設(shè)計了控制在系統(tǒng)編程功能的狀態(tài)機模塊以及相應(yīng)的指令系統(tǒng),該邏輯功能符合IEEE

4、1532標(biāo)準(zhǔn),可以對FPGA芯片進(jìn)行在系統(tǒng)編程,提高了芯片編程的靈活性。在JTAG控制器中的指令寄存器和指令譯碼器中加入了對FPGA芯片中嵌入的Eflash和SRAM模塊進(jìn)行操作的指令,可以實現(xiàn)對Eflash和SRAM模塊的控制,用于配合芯片的在系統(tǒng)編程功能。
  3.此外還設(shè)計了針對該電路模塊的功能仿真平臺,并對所設(shè)計的電路模塊進(jìn)行了功能仿真,仿真結(jié)果表明該電路模塊實現(xiàn)了全部預(yù)期的邏輯功能,驗證了所設(shè)計的電路模塊邏輯功能的正確性

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論