基于FPGA的FCoE網(wǎng)絡(luò)傳輸接口的DDR3控制器設(shè)計與仿真.pdf

1、在當(dāng)今的大數(shù)據(jù)時代，基于FCoE（Fiber Channel on Ethernet）的融合網(wǎng)絡(luò)是現(xiàn)階段數(shù)據(jù)中心降低設(shè)備成本、簡化網(wǎng)絡(luò)結(jié)構(gòu)、提升網(wǎng)絡(luò)管理效率的重要部署方案之一。FCoE融合網(wǎng)絡(luò)將光纖通道（FC）映射到無損以太網(wǎng)中，其數(shù)據(jù)流具有流量大、通道多等特點，對FCoE融合網(wǎng)卡上數(shù)據(jù)緩存的容量和傳輸效率都提出了高要求。
　　本文針對FCoE融合網(wǎng)絡(luò)傳輸接口的上述需求，設(shè)計了一款支持數(shù)據(jù)流鑒別與分流、PFC流控、帶寬快速分配、A

2、XI4-Stream接口的DDR3 SDRAM控制器?？刂破魍ㄟ^動態(tài)解析FCoE網(wǎng)絡(luò)數(shù)據(jù)幀幀頭信息，實現(xiàn)數(shù)據(jù)幀的識別和自動分流；采用DDR3 SDRAM內(nèi)基于Bank的數(shù)據(jù)流存儲空間分配方式，使控制器的緩存效率較高；采用一種快速分層輪詢的機制實現(xiàn)發(fā)送、接收雙通道多數(shù)據(jù)流對單一存儲接口的訪問和帶寬分配；通過數(shù)據(jù)字拼接成段保存 AXI4-Stream控制信息，實現(xiàn)控制器對 AXI4 Stream接口的兼容。
　　該控制器通過Xilin

3、x DDR3 SDRAM控制器IP核進行DDR3的基本訪問?？刂破鲀?nèi)設(shè)計了數(shù)據(jù)幀鑒別模塊、PFC生成模塊、發(fā)送調(diào)度模塊，實現(xiàn)數(shù)據(jù)流的動態(tài)鑒別、分流和 PFC流控支持；設(shè)計了數(shù)據(jù)拼接模塊、數(shù)據(jù)拆分模塊，實現(xiàn)控制器AXI4-Stream接口的兼容；設(shè)計了UI接口訪問模塊，實現(xiàn)雙通道多數(shù)據(jù)流對DDR3 SDRAM的分區(qū)域訪問；設(shè)計了通道調(diào)度模塊，實現(xiàn)雙通道多數(shù)據(jù)流的訪問調(diào)度和帶寬快速分配。
　　本文分別采用Xilinx ISE開發(fā)套件和