高壓功率MOSFET終端結(jié)構(gòu)設(shè)計(jì).pdf

1、功率VDMOS以其高輸入阻抗、低驅(qū)動(dòng)功率、較快的開(kāi)關(guān)速度、較好的頻率特性以及較高的熱穩(wěn)定性等優(yōu)點(diǎn)，在半導(dǎo)體功率器件中一直占據(jù)著非常重要的地位。特別是近年對(duì)新能源、汽車(chē)電子、電源、照明等方面的需求日益迫切，功率VDMOS為電力電子領(lǐng)域的發(fā)展提供強(qiáng)大支撐的同時(shí)也顯示出了對(duì)社會(huì)經(jīng)濟(jì)發(fā)展的重要性。
　　隨著功率VDMOS的應(yīng)用范圍越來(lái)越廣，擊穿電壓作為其最基本的性能要求也越來(lái)越高。對(duì)于低壓的器件設(shè)計(jì)相對(duì)比較容易，產(chǎn)品種類(lèi)繁多市場(chǎng)廣泛，而當(dāng)

2、工作在高擊穿電壓時(shí)，需要考慮許多特殊效應(yīng)，并且不容易有效控制成本與性能之間的矛盾，這使得中高壓器件的設(shè)計(jì)難度會(huì)大很多。
　　高壓VDMOS芯片的耐壓能力往往由終端決定，終端是利用特殊的結(jié)構(gòu)分擔(dān)元胞區(qū)最外圍的高電場(chǎng)，從而保證不會(huì)由于Pbody外側(cè)電場(chǎng)集中而導(dǎo)致芯片提前擊穿，本文研究的內(nèi)容主要是聯(lián)系實(shí)際生產(chǎn)工藝對(duì)高壓芯片的終端結(jié)構(gòu)進(jìn)行設(shè)計(jì)。
　　本文首先詳細(xì)介紹了功率VDMOS元胞的歷史演變以及現(xiàn)在的發(fā)展?fàn)顩r，然后介紹了半導(dǎo)體器

3、件的基本擊穿形式，對(duì)雪崩擊穿的機(jī)理和不同情況PN結(jié)雪崩擊穿進(jìn)行了理論分析，并結(jié)合實(shí)際VDMOS的芯片結(jié)構(gòu)分析解釋了終端提升芯片耐壓的工作原理。接著根據(jù)相關(guān)理論知識(shí)，基于Sentaurus TCAD仿真平臺(tái)設(shè)計(jì)了700V耐壓量級(jí)的場(chǎng)板場(chǎng)限環(huán)終端和900V耐壓量級(jí)的VLD、JTE終端。
　　在闡述場(chǎng)板場(chǎng)限環(huán)終端設(shè)計(jì)實(shí)現(xiàn)的過(guò)程中，本文首先對(duì)半導(dǎo)體工藝進(jìn)行簡(jiǎn)要介紹，并著重分析了關(guān)鍵工藝步驟對(duì)芯片結(jié)構(gòu)產(chǎn)生的影響。其次對(duì)場(chǎng)限環(huán)終端的基本設(shè)計(jì)方

4、法進(jìn)行了分析討論，通過(guò)仿真驗(yàn)證其可行性。接著設(shè)計(jì)了700V場(chǎng)板場(chǎng)限環(huán)終端，仿真擊穿電壓達(dá)到733.4V，優(yōu)化各項(xiàng)指標(biāo)使其分布比較合理。之后將場(chǎng)限環(huán)終端與溝槽終端的結(jié)構(gòu)特點(diǎn)進(jìn)行結(jié)合，設(shè)計(jì)了一種溝槽場(chǎng)限環(huán)(Trench FLR)終端結(jié)構(gòu)，在不增加掩膜的條件下，通過(guò)增加溝槽刻蝕的方式增加了場(chǎng)限環(huán)的結(jié)深，并且擊穿點(diǎn)的峰值電場(chǎng)對(duì)表面的影響有所減少，一定程度上增加了芯片的可靠性。
　　為了降低終端結(jié)構(gòu)的占用面積以及提升耐壓占平行平面結(jié)的比例，

5、本文設(shè)計(jì)了一款900V VLD結(jié)構(gòu)終端和一款900V JTE結(jié)構(gòu)終端，仿真擊穿電壓分別達(dá)到了938.5V和992V，終端耐壓分別達(dá)到了平行平面結(jié)擊穿電壓的93.3％和98.6％，終端長(zhǎng)度分別僅有137μm和130.2μm。與700V場(chǎng)板場(chǎng)限環(huán)終端198μm的終端長(zhǎng)度、84％的耐壓占比比較，VLD、JTE終端較大程度上減小了芯片的面積并提升了終端耐壓占平行平面結(jié)的比例。另外本文還提出以橫向緩變結(jié)來(lái)分析理解JTE結(jié)構(gòu)的工作原理，并通過(guò)仿真數(shù)