多核處理器功耗和性能模型.pdf

1、計算機(jī)產(chǎn)業(yè)在近幾十年來迅速地發(fā)展，隨著性能與功耗的提升，二者之間開始相互制約，如何提高系統(tǒng)的能效變得亟不可待。
　　精確的功耗估算能夠為操作系統(tǒng)調(diào)度、軟硬件能效優(yōu)化提供有效的指導(dǎo)。已有的研究表明，利用處理器自身所提供的性能計數(shù)器（Performance Counter）監(jiān)測處理器內(nèi)部相關(guān)硬件事件（如已經(jīng)提交的指令數(shù)，各級Cache的失效/命中次數(shù)等），可以對處理器動態(tài)功耗進(jìn)行估算。但是，已有的功耗模型的精度并不理想，誤差通常在5％

2、以上。本文通過分析處理器提供的硬件事件，并在各類事件中篩選出一組與程序運行時功耗有著密切聯(lián)系的事件，使用逐步多元線性回歸分析建立了一個與應(yīng)用無關(guān)、快速、實時的功耗估算模型，該模型可以直接移植到支持同時多線程（SMT）技術(shù)的平臺中，論文還對開啟SMT技術(shù)后的功耗特點進(jìn)行了分析。最后利用PARSEC和SPLASH2兩個基準(zhǔn)測試程序集對模型進(jìn)行了驗證，估算誤差分別為3.01%和1.99%。為了進(jìn)一步驗證功耗模型的應(yīng)用無關(guān)性，交換訓(xùn)練集和測試集

3、，利用SPEC2006進(jìn)行測試，所得誤差為3.39%。另外，本文還針對建模耗時長的問題，提出了基于兩階聚類的優(yōu)化改進(jìn)方法。本文所建立的功耗模型能為構(gòu)建具有動態(tài)平衡功耗和平滑峰值功耗的智能功耗感知系統(tǒng)提供借鑒。
　　Intel的系統(tǒng)架構(gòu)師為了保證處理器性能的同時對功耗進(jìn)行優(yōu)化，使得處理器核和核外部分（Uncore）處于兩個獨立的頻率域，針對處理器核重點研究性能優(yōu)化，對核外部分主要進(jìn)行功耗優(yōu)化。常用的調(diào)節(jié)系統(tǒng)性能的動態(tài)電壓/頻率技術(shù)（