功能精確型多核處理器參考模型設(shè)計(jì).pdf

1、隨著人類對(duì)計(jì)算機(jī)速度和計(jì)算規(guī)模需求的不斷提高，傳統(tǒng)的單核處理系統(tǒng)已經(jīng)不能滿足市場(chǎng)的需求，多核（Multi-cores）系統(tǒng)應(yīng)運(yùn)而生[1]。同時(shí)伴隨著集成電路制造工藝的提高，45nm工藝時(shí)代的到來(lái)，在單芯片上集成多核成為現(xiàn)實(shí)，原本只有在大型服務(wù)器上才會(huì)使用的多處理器系統(tǒng)，逐漸邁入普通消費(fèi)市場(chǎng)，越來(lái)越多的嵌入式系統(tǒng)都采用多核處理器。而在多核處理器設(shè)計(jì)過(guò)程中，驗(yàn)證工作復(fù)雜度和工作量極大，成為項(xiàng)目開(kāi)發(fā)的瓶頸所在[2]。為了解決驗(yàn)證的問(wèn)題，業(yè)界提

2、出了不少方法，高效準(zhǔn)確的處理器參考模型是當(dāng)前處理器驗(yàn)證中普遍采用的核心技術(shù)。現(xiàn)在主流的處理器參考模型分為時(shí)序精確型(cycle-accurate model)參考模型、傳輸精確型(Transaction-accurate model)參考模型和功能精確型(Function-accurate model)參考模型，滿足不同程度的驗(yàn)證需求。
　　在多核處理器的參考模型中，各處理器的高速緩存數(shù)據(jù)一致性（cache coherence）問(wèn)

3、題是一直困擾著計(jì)算機(jī)設(shè)計(jì)者的一個(gè)重要問(wèn)題。由于計(jì)算機(jī)處理器性能的提高速度遠(yuǎn)遠(yuǎn)高于存儲(chǔ)器件性能的提高速度，而訪問(wèn)存儲(chǔ)器的時(shí)間較長(zhǎng)導(dǎo)致計(jì)算機(jī)性能的提高受到限制[3]。為了使計(jì)算機(jī)的性能得到提高，縮短存儲(chǔ)器與處理器的性能差距，在計(jì)算機(jī)系統(tǒng)中引入了高速緩存寄存器（cache）。而在多核處理器系統(tǒng)中，每個(gè)處理器可能對(duì)同一數(shù)據(jù)塊進(jìn)行操作，這時(shí)就需要有一致性協(xié)議來(lái)保證數(shù)據(jù)的正確性，這個(gè)協(xié)議就是高速緩存一致性協(xié)議。
　　本文首先對(duì)數(shù)據(jù)高速緩存一致

4、性問(wèn)題進(jìn)行了詳細(xì)分析和研究。針對(duì)現(xiàn)有架構(gòu)和問(wèn)題，本文提出一種功能級(jí)精確的多核參考模型架構(gòu)，采用指令提前執(zhí)行模塊技術(shù)和高速緩存一致性模塊技術(shù)來(lái)精確模擬多核處理器硬件并發(fā)操作和高速緩存一致性功能。該多核參考模型架構(gòu)由六部分組成：序列文件處理模塊、處理器選擇模塊、處理器模塊、結(jié)果對(duì)比模塊、提前執(zhí)行模塊和高速緩存一致性模塊。序列文件處理模塊負(fù)責(zé)讀取并處理序列文件。處理器選擇模塊用于選擇執(zhí)行下一條指令的處理器。處理器模塊負(fù)責(zé)執(zhí)行指令，包括取指、譯

5、碼、執(zhí)行等子模塊。提前執(zhí)行模塊決定一條讀寫指令是否需要被提前執(zhí)行。高速緩存一致性模塊負(fù)責(zé)維護(hù)高速緩存一致性，其接收并響應(yīng)處理器模塊發(fā)送的高速緩存一致性請(qǐng)求。提前執(zhí)行模塊和高速緩存一致性模塊是多核處理器參考模型的兩個(gè)關(guān)鍵模塊，確保準(zhǔn)確模擬指令亂序執(zhí)行、多核并發(fā)操作和高速緩存一致性功能。隨后，在該架構(gòu)基礎(chǔ)上，本文采用軟件編程實(shí)現(xiàn)模擬多核處理器硬件并發(fā)操作和高速緩存一致性功能。最后，論文講述了設(shè)計(jì)驗(yàn)證的流程和使用的工具，給出了設(shè)計(jì)驗(yàn)證和性能的