基于移動運算設備高速PCB的電源完整性設計及分析.pdf

1、隨著集成電路設計技術與加工工藝的進步以及人們對高性能電子設備的需求，電路系統(tǒng)設計正朝著高速度、大電流、低電壓、低功耗的方向發(fā)展。尤其是在移動運算設備中，產(chǎn)品更快、更輕、更薄、更小的用戶需求，為系統(tǒng)電源設計帶來更大的挑戰(zhàn)。設計裕量的不斷減小與設計環(huán)境的持續(xù)惡劣，使得高速系統(tǒng)的PCB電源分配網(wǎng)絡的設計面臨很多困難。
　　電源完整性(Power Integrity，PI)是指系統(tǒng)穩(wěn)壓電源在經(jīng)過電源傳輸系統(tǒng)后在指定器件端口相對該器件對工作

2、電源要求的符合程度。電源分配網(wǎng)絡是高速數(shù)字電路系統(tǒng)設計的基礎，直接影響系統(tǒng)的信號完整性（Signal Integrity，SI）和電磁干擾(Electro Magnetic Interence，EMI)等問題。
　　電源分配網(wǎng)絡(Power Delivery Network，PDN)包括電壓調(diào)整模塊(VoltageRegulator Module，VRM)、PCB電源地平面、板級退耦電容、封裝分配網(wǎng)絡和片上電容。電源分配網(wǎng)絡設計與

3、電源完整性分析是高速電路系統(tǒng)中技術最復雜、最不成熟、意見最不統(tǒng)一的地方。隨著電源系統(tǒng)設計要求的不斷提高，傳統(tǒng)的依靠工程師經(jīng)驗設計電路已遠遠不夠，經(jīng)典的目標阻抗的定義在高頻部分也不再符合實際。在工程應用領域，電源系統(tǒng)設計面臨很多難題。
　　本文在傳統(tǒng)的目標阻抗的設計基礎上，結合當前的工程實際問題和傳統(tǒng)設計經(jīng)驗，采用DC+AC的設計思路，利用仿真軟件，以CPU電源為例，給出了一套設計移動運算設備高速PCB電源的流程。即提取電源電壓電流

4、指標、分解為DC和AC目標阻抗、電源PCB設計、仿真實際設計結果，并采用迭代的方法，根據(jù)每次的仿真結果不斷修改PCB，直至逼近以至滿足目標阻抗。最后對仿真結果進行了測試驗證，結果顯示符合產(chǎn)品設計要求。
　　根據(jù)目標阻抗的設計要求，CPU電源的DC阻抗要小于2mΩ，AC阻抗要在25MHz以下的頻段內(nèi)小于16 mΩ，仿真結果均滿足設計要求。最后測試驗證的結果表明，DC阻抗的測試結果與仿真結果誤差在3.5％以內(nèi)，AC阻抗的測試結果與仿真