溫度與誤碼率敏感的3D IC測試與DVFS技術(shù)研究.pdf

1、過硅通孔技術(shù)，提供了高密度、低延時(shí)和低功耗的垂直互連，芯片在三維方向堆疊的密度大、互連線短，從而使三維堆疊芯片成為可能。憑借單位面積的高存儲(chǔ)容量和垂直方向的低延遲優(yōu)勢，三維(3D，Three-Dimensional)存儲(chǔ)器堆疊技術(shù)已經(jīng)成為解決2D集成電路（ICs，Integrated Circuits）中芯片內(nèi)部存儲(chǔ)器容量不足和帶寬限制問題的最有效方法之一。然而，3D IC高集成度帶來的高功耗密度問題大幅提高了芯片內(nèi)部的工作溫度，可能會(huì)

2、帶來熱斑(Hot Spot)問題。顯然，高熱量問題又會(huì)降低芯片的可靠性、增加芯片的故障率、限制3D芯片性能的發(fā)揮。
　　針對高溫所產(chǎn)生的高故障率，一種被動(dòng)的方法是對超大規(guī)模集成電路進(jìn)行測試。文章介紹了基于TSVs的三維堆疊芯片新的測試流程、TSVs綁定前測試的挑戰(zhàn)和TSVs綁定后的可靠性與測試挑戰(zhàn)，重點(diǎn)包括KGD與KGD晶圓級測試和老化、DFT技術(shù)、綁定前可測性、測試經(jīng)濟(jì)性、TSVs綁定后的可靠性和測試問題，以及三維集成獨(dú)有的問題

3、，并介紹了這一領(lǐng)域的早期研究成果。
　　另一種更可取的方法，則是在芯片設(shè)計(jì)之初，主動(dòng)考慮高溫和故障率高的問題。針對含三維堆疊高速緩沖存儲(chǔ)器(3D Stacked Caches)芯片，本文提出了一種溫度和錯(cuò)誤率感知的動(dòng)態(tài)電壓和頻率縮放(DVFS，Dynamic Voltage and FrequencyScaling)方法(TERA-DVFS，Temperature and Error Rate-Aware DVFS)。實(shí)驗(yàn)結(jié)果表明