雷達(dá)信號(hào)處理脈沖壓縮的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、脈沖壓縮處理是脈沖壓縮體制雷達(dá)信號(hào)處理系統(tǒng)的關(guān)鍵組成部分,目前雷達(dá)信號(hào)的脈沖壓縮處理大都采用DSP或FPGA來(lái)實(shí)現(xiàn),它們不僅成本高,而且越來(lái)越難以滿(mǎn)足現(xiàn)代雷達(dá)信號(hào)系統(tǒng)的實(shí)時(shí)性要求。隨著超大規(guī)模集成電路技術(shù)的飛速發(fā)展,單芯片上可集成的運(yùn)算邏輯和存儲(chǔ)單元大大增加,芯片的處理能力不斷提高,完全可以滿(mǎn)足雷達(dá)信號(hào)處理的實(shí)時(shí)性要求,而且雷達(dá)信號(hào)處理的單芯片集成在降低成本的同時(shí)也大大提高了整個(gè)系統(tǒng)的可靠性。因此,研究雷達(dá)信號(hào)處理的ASIC實(shí)現(xiàn)方法是必

2、要且有價(jià)值的。
　　本論文主要研究了雷達(dá)信號(hào)處理系統(tǒng)中脈沖壓縮技術(shù)的ASIC實(shí)現(xiàn)方法。首先對(duì)線性調(diào)頻信號(hào)的脈沖壓縮算法進(jìn)行了研究和分析;然后結(jié)合本論文的研究目標(biāo)和設(shè)計(jì)要求,設(shè)計(jì)了一種基于數(shù)據(jù)分段處理的脈沖壓縮處理方法,并針對(duì)這種處理方法提出了一種參數(shù)可配置的脈沖壓縮ASIC實(shí)現(xiàn)結(jié)構(gòu),該處理方法和電路結(jié)構(gòu)在保證數(shù)據(jù)處理能力的同時(shí),也大大減小了電路的面積開(kāi)銷(xiāo);最后采用結(jié)構(gòu)化、模塊化的設(shè)計(jì)方法完成了該脈沖壓縮電路的RTL級(jí)設(shè)計(jì)。