FPGA實(shí)現(xiàn)高速雷達(dá)信號(hào)脈沖壓縮處理.pdf

1、現(xiàn)代雷達(dá)，特別是固態(tài)源雷達(dá)，由于其發(fā)射機(jī)峰值功率較小，為了增大雷達(dá)的作用距離，必須增加發(fā)射信號(hào)的時(shí)寬，但是增加了信號(hào)的時(shí)寬則降低了信號(hào)的帶寬，也就是降低了雷達(dá)的距離分辨率。為了解決雷達(dá)作用距離與雷達(dá)距離分辨率的之間的這種矛盾，脈沖壓縮技術(shù)被提出并得到了廣泛的研究和應(yīng)用。雷達(dá)信號(hào)的脈沖壓縮技術(shù)是指雷達(dá)通過發(fā)射大時(shí)寬脈沖信號(hào)以保證雷達(dá)的作用距離，并在大時(shí)寬脈沖中調(diào)制大帶寬信號(hào)，在接收時(shí)通過對(duì)大帶寬信號(hào)進(jìn)行匹配濾波得到小時(shí)寬脈沖來提高雷達(dá)距離

2、分辨率。利用脈沖壓縮處理的信號(hào)波形有很多種，例如調(diào)相信號(hào)、非線性調(diào)頻信號(hào)，線性調(diào)頻信號(hào)，在各種利用脈沖壓縮處理的信號(hào)波形中，線性調(diào)頻作為一種具備產(chǎn)生簡(jiǎn)單、多普勒特性不敏感等優(yōu)點(diǎn)的信號(hào)而被雷達(dá)大量使用。
　　就前期的調(diào)研情況來看，在早期的研究和應(yīng)用中，信號(hào)的脈沖壓縮處理在模擬器件中進(jìn)行。隨著DSP等大規(guī)模集成電路技術(shù)的發(fā)展和進(jìn)步，脈沖壓縮由模擬方法轉(zhuǎn)換到了數(shù)字方法上進(jìn)行。利用FPGA通過時(shí)域或頻域進(jìn)行脈沖壓縮處理需要FPGA開發(fā)人員

3、自行開發(fā)FFT算法和卷積算法模塊，這對(duì)軟件開發(fā)人員的FPGA編程素養(yǎng)要求較高。為此，本文提出一種利用XILINX公司的FIR IP核實(shí)現(xiàn)脈沖壓縮處理的方法，并通過一個(gè)例子詳細(xì)說明了這個(gè)方法的具體步驟。這種方法簡(jiǎn)化了程序結(jié)構(gòu)，降低了編程門檻，具備FPGA入門級(jí)水平編程人員即可進(jìn)行設(shè)計(jì)，適用于復(fù)雜信號(hào)處理系統(tǒng)的設(shè)計(jì)，與此同時(shí)提高了系統(tǒng)的可靠性。
　　本文的主要工作包括:
　　(1)對(duì)雷達(dá)發(fā)展概況做了簡(jiǎn)短描述，說明了利用FPGA進(jìn)

4、行脈沖壓縮處理的優(yōu)越性;
　　(2)介紹了線性調(diào)頻信號(hào)的脈沖壓縮的原理和實(shí)現(xiàn)方法。包括線性調(diào)頻信號(hào)簡(jiǎn)介，線性調(diào)頻信號(hào)脈沖壓縮的工作原理，脈沖壓縮的實(shí)現(xiàn)方法，以及將處理過程利用MATLAB進(jìn)行仿真;
　　(3)介紹了硬件系統(tǒng)的構(gòu)成，各芯片選型的原理依據(jù)和FPGA內(nèi)部模塊的設(shè)計(jì);
　　(4)具體介紹了軟件系統(tǒng)開發(fā)流程，包括DDC的實(shí)現(xiàn)方法、FIR IP核的使用方法，脈沖壓縮模塊的程序構(gòu)架與實(shí)現(xiàn);
　　(5)對(duì)系統(tǒng)實(shí)驗(yàn)