基于視頻處理系統(tǒng)平臺(tái)的IP模塊開(kāi)發(fā).pdf

1、數(shù)字視頻處理是當(dāng)今學(xué)術(shù)界與工業(yè)界的研究熱點(diǎn)，具有數(shù)據(jù)量大、實(shí)時(shí)性高、算法復(fù)雜的特點(diǎn)?；赟oPC技術(shù)與IP核復(fù)用技術(shù)的FPGA嵌入式系統(tǒng)由于其強(qiáng)大的并行計(jì)算能力與優(yōu)秀的事件管理能力，適合作為視頻處理系統(tǒng)平臺(tái)的解決方案。本文旨在搭建一個(gè)基于FPGA嵌入式技術(shù)的視頻處理系統(tǒng)硬件平臺(tái)，重點(diǎn)論述平臺(tái)中若干IP模塊的開(kāi)發(fā)。
　　對(duì)于視頻處理系統(tǒng)平臺(tái)的硬件框架設(shè)計(jì)，采用FPGA開(kāi)發(fā)板上的外圍硬件資源，在FPGA片內(nèi)采用OpenRISC軟核加上

2、視頻處理DSP為核心，以及周邊關(guān)鍵IP模塊，包含存儲(chǔ)器控制器IP模塊和視頻流接收/發(fā)送IP模塊。
　　存儲(chǔ)器控制器IP模塊包括SDRAM控制器、SSRAM控制器和SD卡控制器。根據(jù)各個(gè)存儲(chǔ)器的工作原理以及目標(biāo)芯片用戶手冊(cè)，采用基于狀態(tài)機(jī)的RTL設(shè)計(jì)方法實(shí)現(xiàn)對(duì)存儲(chǔ)器的控制。對(duì)于SDRAM控制器和SSRAM控制器的設(shè)計(jì)，重點(diǎn)在于根據(jù)時(shí)序圖設(shè)定各個(gè)工作狀態(tài)，確定主要的時(shí)序參數(shù)，以使數(shù)據(jù)讀寫(xiě)操作符合時(shí)序規(guī)范。SD卡控制器則根據(jù)SD卡協(xié)議中

3、的命令—應(yīng)答機(jī)制，設(shè)計(jì)控制器的進(jìn)程狀態(tài)控制、命令操作控制以及SPI總線時(shí)序。通過(guò)FPGA開(kāi)發(fā)板上的功能驗(yàn)證，SDRAM控制器與SSRAM控制器能夠分別在100MHz與150MHz時(shí)鐘下實(shí)現(xiàn)正確的單次/突發(fā)數(shù)據(jù)讀寫(xiě)功能;SD卡控制器能夠在25MHz時(shí)鐘下工作于SPI模式，實(shí)現(xiàn)正確的讀寫(xiě)數(shù)據(jù)塊功能。
　　視頻流接收/發(fā)送IP模塊配合DVI接收/發(fā)送芯片，負(fù)責(zé)視頻處理算法前后的視頻數(shù)據(jù)處理工作，包括視頻流格式的檢測(cè)和輸出、像素點(diǎn)在RGB

4、空間與YUV空間的互相轉(zhuǎn)換以及對(duì)DVI接收/發(fā)送芯片的配置。FPGA驗(yàn)證過(guò)程中，在視頻流接收/發(fā)送模塊之間加入現(xiàn)有的視頻處理DSP模塊，達(dá)到了預(yù)期的視頻處理效果，同時(shí)驗(yàn)證了這兩個(gè)模塊的功能。
　　最后，為了滿足IP核集成的目的，本文論述了SDRAM控制器與SSRAM控制器的Wishbone總線接口設(shè)計(jì)思路，并在FPGA開(kāi)發(fā)板上進(jìn)行驗(yàn)證，其時(shí)序滿足Wishbone總線接口規(guī)范。
　　本文開(kāi)發(fā)的IP模塊功能明確，結(jié)構(gòu)緊湊，設(shè)計(jì)思