基于SOPC的虛擬函數(shù)信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、　　函數(shù)信號(hào)發(fā)生器是一種常用的信號(hào)源，能夠產(chǎn)生正弦波、方波、三角波、鋸齒波等特定的具有時(shí)間周期性的標(biāo)準(zhǔn)函數(shù)信號(hào)波形，被廣泛地應(yīng)用于工業(yè)控制、生產(chǎn)實(shí)踐、教學(xué)科研等領(lǐng)域中。
　　本論文首先介紹了虛擬儀器技術(shù)及LabVIEW的基本理論知識(shí)和簡(jiǎn)單的應(yīng)用，并對(duì)SOPC技術(shù)進(jìn)行了較為深入的闡述和研究，然后重點(diǎn)講解了函數(shù)信號(hào)發(fā)生器的核心技術(shù)DDS技術(shù)的原理。在這些理論基礎(chǔ)上提出了基于SOPC和LabVIEW的虛擬函數(shù)信號(hào)發(fā)生器的整體設(shè)計(jì)思想和

2、方案。在本論文設(shè)計(jì)中，利用LabVIEW強(qiáng)大的圖形化功能和友好的人機(jī)交互界面，將波形的編輯和系統(tǒng)的設(shè)置在計(jì)算機(jī)界面上進(jìn)行設(shè)計(jì)實(shí)現(xiàn)，完成了系統(tǒng)的上位機(jī)部分的設(shè)計(jì)。下位機(jī)設(shè)計(jì)部分，在基于DDS 原理的設(shè)計(jì)方案上，運(yùn)用 FPGA 開發(fā)板進(jìn)行了系統(tǒng)硬件部分的電路的設(shè)計(jì)，該開發(fā)板的核心板上配有Altera公司的CycloneⅡ系列的FPGA EP2C8Q208C芯片、64Mbit的SDRAM等。在SOPC Builder界面上構(gòu)建系統(tǒng)的NIOSⅡ

3、軟核處理器和外設(shè)，在NIOSⅡ IDE界面上運(yùn)用C編程語言設(shè)計(jì)完成系統(tǒng)軟核的開發(fā)。
　　通過對(duì)該系統(tǒng)的仿真和實(shí)際測(cè)試，其結(jié)果表明本論文采用直接數(shù)字頻率合成技術(shù)和可編程器件及虛擬儀器相結(jié)合設(shè)計(jì)實(shí)現(xiàn)的虛擬信號(hào)發(fā)生器不但可以實(shí)現(xiàn)預(yù)期的功能，達(dá)到預(yù)期的信號(hào)輸出，而且體積小、操作簡(jiǎn)便、所需的成本功耗低，并具備了良好的穩(wěn)定度和較強(qiáng)的可擴(kuò)展性等優(yōu)點(diǎn)。該儀器基本可以滿足被廣泛的應(yīng)用。研究基于直接數(shù)字頻率合成技術(shù)與SOPC相結(jié)合的函數(shù)發(fā)生器并且研