任意函數及諧波疊加信號發(fā)生器的設計與實現.pdf

1、伴隨著計算機技術的不斷進步和微電子技術的持續(xù)發(fā)展，形成了一種新型的信號發(fā)生器—任意函數及諧波疊加信號發(fā)生器。任意函數及諧波疊加信號發(fā)生器主要向信號分析設備提供檢測時所需要的各種已知波形信號，以驗證信號分析設備的性能指標。此外，隨著越來越多的新型電路不斷地出現在各個領域，這使得各領域的電路設計者在設計、制造和調試這些新電路時需要用到某些特定的信號對其進行測試，而這些特定的信號是傳統的函數信號發(fā)生器所不能產生的，因此更高性能指標（輸出波形信

2、號的類型、頻率分辨率、頻率的穩(wěn)定度等）的信號源正在被越來越多的專業(yè)開發(fā)人員所需求。
　　 隨著近十年來頻率合成技術的快速發(fā)展，直接數字頻率合成技術(DDS，即DirectDigitalSynthesis)從眾多頻率合成技術中脫穎而出，它具有較高的頻率分辨率、較快的頻率切換速率以及頻率切換時相位連續(xù)等許多優(yōu)點。直接數字頻率合成器的主要組成部分有相位累加器、波形查找表、數模轉換器以及低通濾波器，由于可以用數字器件來實現以上幾乎所有模

3、塊，所以可以較大地改善輸出信號的各項性能，提高輸出信號的綜合指標。
　　 針對上述情況和直接數字頻率合成技術的優(yōu)點，本課題采用直接數字頻率合成技術，以現場可編程門陣列（FPGA，即FieldProgrammableGateArray）作為硬件基礎，設計任意函數及諧波疊加信號發(fā)生器。本課題以Altera公司的CycloneⅡ系列FPGA(EP2C8Q208C8N)為主控制芯片，利用可編程器件的邏輯資源在其內部定制NIOSⅡ軟核處理

4、器及系統所需的組合邏輯電路和時序邏輯電路，由上位機（PC機）通過USB通信接口向NIOSⅡ處理器發(fā)送所需產生波形信號的參數數據（該參數數據也可由外接鍵盤直接設置），NIOSⅡ處理器接收到波形信號的參數數據后經過計算并發(fā)出控制指令來完成對外圍芯片的控制，從而實現用戶所需波形的輸出。本系統的工作過程如下:通過外接鍵盤或PC機完成波形信號參數的設置，NIOSⅡ處理器將該數據進行處理并對外部DA芯片進行控制，從DA輸出的波形經過濾波電路進行濾波