應(yīng)用于全數(shù)字頻率綜合器的數(shù)字控制振蕩器的設(shè)計與研究.pdf

1、頻率綜合器是射頻系統(tǒng)中的關(guān)鍵模塊。如今，全數(shù)字頻率綜合器(ADPLL)已經(jīng)逐漸成為一種新的選擇，吸引了越來越多的相關(guān)研究。相比于傳統(tǒng)的模擬頻率綜合器，在全數(shù)字頻率綜合器中，低電源電壓及元器件失配等設(shè)計問題能夠得到避免并且芯片面積能夠做到更小，更為重要的是，全數(shù)字頻率綜合器更適合先進CMOS工藝。作為全數(shù)字頻率綜合器中的重要模塊，數(shù)字控制LC振蕩器的設(shè)計同樣受到了越來越多的關(guān)注。
　　本文介紹了一種用于數(shù)字頻率綜合器的數(shù)字控制LC振

2、蕩器。經(jīng)過分頻之后，其輸出頻段可應(yīng)用于高速無線局域網(wǎng)802.11a?；谙到y(tǒng)設(shè)計的考慮，本次設(shè)計中LC振蕩器的相位噪聲和頻率精度是兩項關(guān)鍵指標(biāo)。為了抑制振蕩器的輸出相位噪聲，采用了互補交叉耦合的LC振蕩器結(jié)構(gòu)，并且使用了電容電感的濾波技術(shù);提高振蕩器的頻率精度能夠有效抑制頻率綜合器系統(tǒng)的高頻噪聲，為實現(xiàn)40KHz的頻率精度，使用了N-MOS和P-MOS對管作為最小可變電容。
　　本文采用TSMC65nm CMOS工藝設(shè)計了用于全數(shù)