基于FPGA的多傳感參數(shù)存儲測試技術研究.pdf

1、本課題來源于某數(shù)據(jù)記錄器項目，意在對某數(shù)據(jù)記錄器項目中傳感器輸出信號的調(diào)理電路、數(shù)據(jù)采存電路和數(shù)據(jù)采存控制邏輯進行研究、設計。
　　本文在介紹數(shù)據(jù)記錄器的系統(tǒng)組成、各個模塊功能和試驗時數(shù)據(jù)記錄器工作過程的基礎上，引出本文的3個重點內(nèi)容并對其進行了方案設計。首先，本文對信號調(diào)理電路中各個模塊的選擇理論依據(jù)、工作原理及電路中元器件類型選擇的原因進行了闡述，并給出了電路中相關節(jié)點電壓的計算和一些電路的實驗數(shù)據(jù)，它們驗證了調(diào)理電路的可行性

2、，還對應變信號和溫度信號測量時產(chǎn)生誤差的原因進行了分析并提出了減小測量誤差的方法。然后，本文詳細地介紹了數(shù)據(jù)采存電路中FPGA配置電路、模擬開關切換電路、A/D轉(zhuǎn)換電路、指令接收電路和數(shù)據(jù)存儲電路。最后，本文對數(shù)據(jù)采存控制邏輯中指令信號消陡、數(shù)據(jù)采集時序控制、fifo模塊的工作過程和FLASH控制模塊的寫數(shù)、讀數(shù)操作流程進行了詳細地闡述。
　　本文最后分別對沖擊信號、應變信號和溫度信號的測試及驗證進行了介紹，通過測試結(jié)果說明了系統(tǒng)