基于ATE的FPGA可編程資源測(cè)試技術(shù)研究.pdf

1、現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)可以重復(fù)編程使用，可以根據(jù)用戶的需要進(jìn)行電路系統(tǒng)的修改和寫(xiě)入，具有無(wú)需特別定制，適用范圍廣的特點(diǎn)。越來(lái)越多的企業(yè)和個(gè)人對(duì)FPGA情有獨(dú)鐘，這使得FPGA的發(fā)展速度非常迅猛。隨著FPGA的不斷普及和制造工藝的不斷更新，在FPGA芯片的安全性和可靠性方面也提出了新的要求。很多專家學(xué)者在不斷地研究FPGA的測(cè)試方法和技術(shù)。基于ATE的FPGA測(cè)試技術(shù)不僅具有測(cè)試效率高、可移植性強(qiáng)、故障覆蓋率高、通用性好的優(yōu)點(diǎn)，還具

2、有實(shí)際的應(yīng)用意義。本課題以Teradyne UltraFLEX設(shè)備為平臺(tái)，以Xilinx的Spartan-3系列的FPGA芯片作為研究對(duì)象，采用分治法、一維陣列法、窮舉法、存儲(chǔ)器測(cè)試方法等測(cè)試技術(shù)對(duì)FPGA的可編程資源測(cè)試做了深入的研究。
　　本研究課題的主要研究?jī)?nèi)容為:
　　首先是設(shè)計(jì)測(cè)試電路板。FPGA的信號(hào)傳輸在遇到阻抗不匹配時(shí)會(huì)出現(xiàn)信號(hào)衰減的情況。由于ATE(Automatic Test Equipment)測(cè)試的敏

3、感性，阻抗不匹配會(huì)給測(cè)試帶來(lái)顛覆性的結(jié)果。因此我們使用Altium Design DXP對(duì)所選FPGA芯片進(jìn)行布局布線繪制電路板，并對(duì)布線的阻抗進(jìn)行控制，之后交由廠商進(jìn)行制板，然后自己焊接。最后一部分就是對(duì)焊接好的電路板進(jìn)行檢測(cè)，以確保電路板元件間的焊接不存在橋接跟開(kāi)路故障。
　　其次是ATE程序的設(shè)計(jì)開(kāi)發(fā)、優(yōu)化調(diào)試、FPGA的測(cè)試。為了完成對(duì)FPGA的有效測(cè)試，在Teradyne UltraFLEX的軟件平臺(tái)IG-XL開(kāi)發(fā)出了針