基于FPGA的SpaceWire路由器的設(shè)計(jì)與驗(yàn)證.pdf

1、SpaceWire總線是由歐空局（ESA）基于IEEE1355和ANSI/TIA/EIA-644商業(yè)標(biāo)準(zhǔn)推出的一種專門面向航天應(yīng)用的專用通信標(biāo)準(zhǔn)。因其具有串行、雙向全雙工、全數(shù)字、高速(200MHz)、帶路由器的拓?fù)浣Y(jié)構(gòu)等特點(diǎn)，在航天工業(yè)界具有廣闊的應(yīng)用前景。
　　本文在對(duì)SpaceWire協(xié)議詳細(xì)研究分析的基礎(chǔ)上，實(shí)現(xiàn)了SpaceWire路由器的設(shè)計(jì)和驗(yàn)證，主要研究?jī)?nèi)容如下：
　?。?）在對(duì)應(yīng)用于航天領(lǐng)域的各種總線分析比較

2、的基礎(chǔ)上，分析和研究了SpaceWire總線的國(guó)內(nèi)外技術(shù)現(xiàn)狀與實(shí)現(xiàn)原理。重點(diǎn)研究了其物理層、信號(hào)層、字符層、交換層、數(shù)據(jù)包層、網(wǎng)絡(luò)層，作為本文路由器的設(shè)計(jì)依據(jù)。
　?。?）設(shè)計(jì)了一個(gè)四端口、全雙工的SpaceWire路由器IP核，確定了其總體方案，并針對(duì)其節(jié)點(diǎn)和路由單元分別進(jìn)行了設(shè)計(jì)和仿真。
　　在設(shè)計(jì)節(jié)點(diǎn)時(shí)，采用層次化設(shè)計(jì)方法，將其劃分為Rx、Tx、Rx_FIFO、Tx_FIFO以及FSM模塊分別進(jìn)行設(shè)計(jì)。采用FCT流量控

3、制節(jié)點(diǎn)數(shù)據(jù)的傳輸，與TCP、UDP等協(xié)議相比，算法簡(jiǎn)單、速度更快。并采用兩級(jí)觸發(fā)器的方式來(lái)同步節(jié)點(diǎn)中存在的節(jié)點(diǎn)時(shí)鐘和DS解碼時(shí)鐘。
　　設(shè)計(jì)IP核的路由單元時(shí)，提出了基于輸出端口錯(cuò)位和時(shí)間片循環(huán)調(diào)度的cell矩陣的無(wú)阻塞路由算法，以避免輸入端口和輸出端口優(yōu)先級(jí)的判別，達(dá)到簡(jiǎn)化算法、減少硬件開支和縮短時(shí)間延時(shí)的目的。同時(shí)為了避免空間輻射造成的單粒子翻轉(zhuǎn)現(xiàn)象引起的電路傳輸錯(cuò)誤，對(duì)cell單元增加了容錯(cuò)機(jī)制。首先對(duì)傳輸數(shù)據(jù)加上能夠糾一檢

4、二的HanMing編碼；當(dāng)檢測(cè)到錯(cuò)誤時(shí)，再對(duì)單個(gè)cell采用動(dòng)態(tài)局部重構(gòu)的方式實(shí)現(xiàn)三模冗余，并且用Partition Pin來(lái)代替?zhèn)鹘y(tǒng)的總線宏作為靜態(tài)模塊和動(dòng)態(tài)模塊的傳輸樞紐。這種動(dòng)態(tài)三模冗余重構(gòu)一方面能夠提高數(shù)據(jù)的可靠性，另一方面減少硬件資源的損耗。
　?。?）在Xilinx Virtex5開發(fā)板上，用EDK搭建硬件平臺(tái)，將SpaceWire路由器IP核掛接在PLB總線上，MicroBlaze軟核作為處理器，實(shí)現(xiàn)了75Mbps的