局部動態(tài)可重構(gòu)系統(tǒng)的設(shè)計與研究.pdf

1、隨著信息化社會的發(fā)展,人們對現(xiàn)代電子產(chǎn)品提出更高的要求,而傳統(tǒng)的計算方式日漸顯示出各自的局限性。現(xiàn)場可編程門陣列（Field Programmable Gate Arrays,FPGA)的推出帶動了可重構(gòu)技術(shù)的發(fā)展。利用FPGA設(shè)計的動態(tài)可重構(gòu)系統(tǒng),以盡可能少的資源實現(xiàn)復(fù)雜的電路功能,具有開發(fā)周期短,靈活性好,性能高等特點,存在很高的研究價值?？芍貥?gòu)技術(shù)作為現(xiàn)代數(shù)字電路設(shè)計的新型技術(shù),成為國內(nèi)外學(xué)者的研究熱點。
　　針對帶有微處理

2、器的局部動態(tài)可重構(gòu)系統(tǒng),本文的研究重點是系統(tǒng)的設(shè)計流程及其任務(wù)調(diào)度算法,給出具體的實現(xiàn)方案并進(jìn)行實驗驗證和分析。主要工作有:深入研究了 FPGA芯片內(nèi)部結(jié)構(gòu)和重構(gòu)原理,分析比較現(xiàn)有的動態(tài)可重構(gòu)系統(tǒng)設(shè)計方法,采用一種基于早期獲取局部可重構(gòu)(Early Access Partial Reconfiguration,EAPR)的動態(tài)可重構(gòu)系統(tǒng)設(shè)計流程,利用ISE,EDK,PlanAhead,ModelSim等開發(fā)工具完成了局部動態(tài)可重構(gòu)調(diào)制系

3、統(tǒng)的設(shè)計。設(shè)計的可重構(gòu)調(diào)制系統(tǒng)利用內(nèi)嵌的PowerPC微處理器控制系統(tǒng)的重構(gòu)過程,實現(xiàn)了 ASK,FSK,PSK三種數(shù)字調(diào)制方式的重構(gòu)。最后將設(shè)計下載到Xilinx ML403開發(fā)板上驗證,提高了系統(tǒng)的資源利用率,縮短了重構(gòu)時間。針對動態(tài)可重構(gòu)系統(tǒng)具有CPU和FPGA兩種計算資源,將系統(tǒng)任務(wù)設(shè)計成具有軟件和硬件兩種執(zhí)行方式的混合任務(wù),提出一種混合任務(wù)調(diào)度算法。算法采用的單CPU系統(tǒng)模型只有一個配置端口,并將可重構(gòu)資源劃分為幾個相同的重構(gòu)