超高速ADC-DAC中高速CML串行接口電路的研究與設(shè)計(jì).pdf

1、隨著超高速ADC/DAC的發(fā)展,芯片內(nèi)部數(shù)據(jù)傳輸速率不斷提高,已經(jīng)達(dá)到吉比特每秒,而其接口電路發(fā)展較慢,已成為影響芯片整體性能的一個(gè)重要瓶頸。因此,本文采用先進(jìn)的SiGe HBT工藝和全定制方式,設(shè)計(jì)與實(shí)現(xiàn)了一款多通道CML(Current Mode Logic)串行接口電路,其傳輸速率為5Gbps。
　　CML具有差分信號(hào)傳輸、低電壓擺幅和電流模式驅(qū)動(dòng)的特點(diǎn)。因此,其具有高速度、低功耗、低噪聲和低成本的優(yōu)點(diǎn)。針對(duì)超高速 ADC/

2、DAC,本文設(shè)計(jì)了一款多通道 CML接口電路,并加入了各通道之間的同步電路。為了保證信號(hào)傳輸質(zhì)量,采取了一系列措施。在接口電路中,加入加擾和解擾電路保證直流平衡;加入數(shù)據(jù)與時(shí)鐘自對(duì)準(zhǔn)電路保證時(shí)鐘在最佳采樣點(diǎn)進(jìn)行采樣,數(shù)據(jù)與時(shí)鐘自對(duì)準(zhǔn)電路由延遲鎖相環(huán)(DLL)實(shí)現(xiàn);加入均衡電路和預(yù)加重電路,用于補(bǔ)償在傳輸過程中高頻信號(hào)的損耗。
　　在電路實(shí)現(xiàn)方面,首先設(shè)計(jì)了一款單片集成三通道的 CML串行接口電路芯片,實(shí)現(xiàn)數(shù)據(jù)的接收和發(fā)送。該芯片包