超高速采樣保持電路的研究與設(shè)計.pdf

1、模數(shù)轉(zhuǎn)換器(Analog-to-Digital Converter，ADC)作為模擬信號向數(shù)字信號轉(zhuǎn)換的關(guān)鍵電路，廣泛應(yīng)用于現(xiàn)代通信、圖像采集、醫(yī)療電子等眾多領(lǐng)域。隨著軟件無線電和通信高頻化的發(fā)展，ADC也朝著高速方向發(fā)展，因此超高速ADC的研究受到學(xué)術(shù)界的廣泛關(guān)注。
　　采樣保持電路(Trcak and Hold Circuit，THC)位于超高速ADC的最前端，是十分重要的組成部分，其作用是將連續(xù)變化的模擬輸入信號的瞬時值通過

2、采樣和保持轉(zhuǎn)換為離散信號，并保持一段時間供后級核心電路進(jìn)行量化和編碼。因為THC位于ADC的最前端，因此其性能直接影響整個ADC的性能。如何在保證精度的情況下，盡可能提高THC采樣速率是研究的關(guān)鍵。
　　本文基于設(shè)計高速高精度折疊插值A(chǔ)DC的背景，選擇開環(huán)架構(gòu)來設(shè)計超高速THC，并針對開環(huán)THC架構(gòu)的優(yōu)缺點(diǎn)，研究影響速度和精度的關(guān)鍵點(diǎn);分析非線性對電路性能的影響，并通過引入帶有源極退化技術(shù)的級間緩沖器、高線性度的柵壓自舉開關(guān)以及虛

3、擬開關(guān)吸收電荷注入等技術(shù)來提高THC的線性度;采用兩通道時間交織架構(gòu)提高THC的采樣速率，并且針對兩通道的失調(diào)失配，使用手動校準(zhǔn)失調(diào)補(bǔ)償技術(shù)來減小誤差;采用全深N阱管的差分運(yùn)放結(jié)構(gòu)作為緩沖器;此外，還設(shè)計了供電模塊給級間緩沖器供電以及電荷泵復(fù)位減小捕獲時間。
　　本文在Cadence Spectre環(huán)境下基于TSMC0.18μm CMOS工藝設(shè)計和仿真電路，采用2V單電源供電。整體電路仿真結(jié)果表明，在1GSps的采樣率下，采用相干