基于PowerPC的DCS控制系統(tǒng)主控制器設(shè)計(jì)與實(shí)現(xiàn).pdf

1、主控制器是整個(gè)DCS控制系統(tǒng)的核心,它負(fù)責(zé)數(shù)據(jù)的處理和交互,主控制器的性能直接影響到整個(gè)控制系統(tǒng)的實(shí)時(shí)性和可靠性等綜合性能。而主控制器工作的性能主要依賴于內(nèi)置CPU芯片的性能、以太網(wǎng)接口速率以及冗余網(wǎng)接口速率這幾種因素,選擇更高性能的CPU芯片,使用更高速率的網(wǎng)絡(luò)接口,都是提高主控制器性能的方法。
　　本文結(jié)合某公司的實(shí)際產(chǎn)品需求(設(shè)計(jì)出一款數(shù)據(jù)處理速度較高、數(shù)據(jù)冗余速率較上一版本大幅提升的主控制器),提出設(shè)計(jì)方案,并完成了具體的

2、開發(fā)設(shè)計(jì)。論文完成了硬件電路的整體設(shè)計(jì)、主要芯片選型和具體的電路實(shí)現(xiàn)以及測(cè)試工作。
　　本次設(shè)計(jì)中主要使用PowerPC芯片、ARM芯片和FPGA芯片來(lái)實(shí)現(xiàn)各項(xiàng)功能。其中,由PowerPC芯片和FPGA芯片組成CPU最小系統(tǒng),由ARM芯片和FPGA芯片組成ARM最小系統(tǒng)。CPU最小系統(tǒng)負(fù)責(zé)主控制器和上位機(jī)、冗余主控制器之間的通訊以及維持主控制器自身系統(tǒng)的運(yùn)行。ARM最小系統(tǒng)負(fù)責(zé)主控制器和外部設(shè)備之間的通訊,該通訊通過DP鏈路實(shí)現(xiàn),

3、使用標(biāo)準(zhǔn)PROFIBUS-DP協(xié)議。FPGA負(fù)責(zé)對(duì)板上的各項(xiàng)監(jiān)測(cè)數(shù)據(jù)進(jìn)行分析和運(yùn)算。
　　具體電路實(shí)現(xiàn)包括電源電路、時(shí)鐘電路的分析和設(shè)計(jì),PowerPC部分和FPGA部分的電路設(shè)計(jì)。并結(jié)合公司的輸入、輸出模塊和上層組態(tài)軟件,對(duì)所設(shè)計(jì)的模塊進(jìn)行了簡(jiǎn)單的功能測(cè)試,測(cè)試結(jié)果表明所設(shè)計(jì)的模塊在常規(guī)條件下能夠正常工作。
　　本次設(shè)計(jì)所使用的CPU芯片已經(jīng)為業(yè)內(nèi)比較先進(jìn)的雙核CPU芯片,冗余網(wǎng)接口和以太網(wǎng)接口都采用了千兆以太網(wǎng),若用于替