基于NAND flash主控制器的BCH糾錯(cuò)算法設(shè)計(jì)與實(shí)現(xiàn).pdf

1、在某些工程試驗(yàn)項(xiàng)目中，除了試驗(yàn)環(huán)境惡劣外，試驗(yàn)成本也極高，因此為節(jié)約試驗(yàn)成本，對(duì)測(cè)試設(shè)備的可靠性要求苛刻，尤其對(duì)于試驗(yàn)數(shù)據(jù)的存儲(chǔ)的完整性和正確性有極高要求。NAND flash以其高速、高存儲(chǔ)密度、抗震、耐高低溫等優(yōu)點(diǎn)成為此類(lèi)應(yīng)用的最佳選擇。但是，由于其結(jié)構(gòu)特點(diǎn)與制造工藝限制，NAND flash使用中存在位錯(cuò)誤現(xiàn)象。基于存儲(chǔ)應(yīng)用的糾錯(cuò)碼技術(shù)（Error Correction Code, ECC）能夠有效解決上述數(shù)據(jù)可靠性問(wèn)題。本文針對(duì)

2、專(zhuān)用數(shù)據(jù)存儲(chǔ)設(shè)備的NAND flash控制器，設(shè)計(jì)并以固件形式實(shí)現(xiàn)了一種BCH糾錯(cuò)算法，對(duì)提高存儲(chǔ)可靠性具有現(xiàn)實(shí)意義。
　　本文首先對(duì)BCH糾錯(cuò)算法進(jìn)行理論研究與系統(tǒng)層的仿真驗(yàn)證，具體包括算法實(shí)現(xiàn)的環(huán)境建立（有限域概述及構(gòu)造）、線性分組碼及循環(huán)碼的特性描述、二進(jìn)制 BCH糾錯(cuò)算法的參數(shù)意義及選取。隨后通過(guò)系統(tǒng)層算法的軟件實(shí)現(xiàn)進(jìn)行功能驗(yàn)證，并作為固件設(shè)計(jì)、調(diào)試及優(yōu)化基礎(chǔ)。
　　在系統(tǒng)層算法驗(yàn)證的基礎(chǔ)上，對(duì)BCH糾錯(cuò)算法進(jìn)行了基

3、于 FPGA的固件設(shè)計(jì)，主要包括 BCH編碼器和譯碼器兩大部分。編碼器固件設(shè)計(jì)主要描述了參數(shù)選取分析過(guò)程以及32位并行編碼器設(shè)計(jì)和邏輯實(shí)現(xiàn)。譯碼器固件設(shè)計(jì)首先詳細(xì)分析有限域構(gòu)造的固件實(shí)現(xiàn)過(guò)程，即元素生成及運(yùn)算法則的建立。接著按譯碼算法三大步：校正子計(jì)算、錯(cuò)誤位置多項(xiàng)式的確定及錢(qián)氏搜索糾錯(cuò)的邏輯實(shí)現(xiàn)進(jìn)行詳細(xì)分析。對(duì)固件算法的硬件驗(yàn)證平臺(tái)、基于ZYNQ的算法與Flash控制器及上位機(jī)的數(shù)據(jù)交互方式進(jìn)行描述。
　　本文最后在硬件驗(yàn)證平臺(tái)