規(guī)整電路的半自動(dòng)物理實(shí)現(xiàn)與優(yōu)化.pdf

1、EDA自動(dòng)化工具的不斷進(jìn)步，大大縮短了集成電路的設(shè)計(jì)周期，其布局與優(yōu)化算法對(duì)隨機(jī)邏輯功能塊具有很好的物理實(shí)現(xiàn)與優(yōu)化效果，但對(duì)于復(fù)雜性較高的規(guī)整結(jié)構(gòu)，EDA工具不能高效的利用電路內(nèi)部規(guī)整性去實(shí)現(xiàn)高性能設(shè)計(jì)的時(shí)序收斂。
　　針對(duì)上述問(wèn)題，本文總結(jié)和優(yōu)化了對(duì)規(guī)整電路物理設(shè)計(jì)具有良好優(yōu)化效果的半自動(dòng)物理實(shí)現(xiàn)方法。半自動(dòng)物理實(shí)現(xiàn)方法的優(yōu)勢(shì)在于可以借助腳本來(lái)快速實(shí)現(xiàn)規(guī)整電路的手工布局，利用布局的規(guī)整性來(lái)引導(dǎo)工具自動(dòng)布線，提高規(guī)整電路的性能。首

2、先，從RTL代碼中挖掘出電路內(nèi)部存在的規(guī)整性，用能夠體現(xiàn)規(guī)整性的最小可重復(fù)單元組合成規(guī)整電路的電路圖，以手工搭建電路的方式代替工具自動(dòng)綜合，提取包含電路規(guī)整信息的門級(jí)網(wǎng)表。其次，根據(jù)電路的布圖規(guī)劃約束，確定最小可重復(fù)單元的布局形狀與在物理視圖中的絕對(duì)位置，精確計(jì)算出可重復(fù)單元間的相對(duì)間距，借助腳本將最小可重復(fù)單元的手工部局信息復(fù)制到其它可重復(fù)單元之中，快速完成規(guī)整單元的手工布局。最后，讓規(guī)整的布局來(lái)引導(dǎo)工具自動(dòng)布線，高效地實(shí)現(xiàn)電路的物理

3、設(shè)計(jì)。根據(jù)電路結(jié)構(gòu)的不同可以將規(guī)整結(jié)構(gòu)分為位片式一維規(guī)整結(jié)構(gòu)和二維陣列規(guī)整結(jié)構(gòu)。
　　數(shù)據(jù)通路常常組織成位片式結(jié)構(gòu)。位片式結(jié)構(gòu)中所有數(shù)據(jù)位的結(jié)構(gòu)完全相同或相似，設(shè)計(jì)者只需實(shí)現(xiàn)一位的手工布局，然后將該位的物理信息重復(fù)調(diào)用，快速構(gòu)建出整給數(shù)據(jù)通路的手工布局。本文以數(shù)據(jù)通路中地址部件為實(shí)驗(yàn)載體，利用半自動(dòng)物理實(shí)現(xiàn)方法將數(shù)據(jù)通路中的規(guī)整性運(yùn)用于物理實(shí)現(xiàn)，使得地址部件的功耗降低了3.62％，延時(shí)最大減少10.34%。
　　二維陣列規(guī)整

4、結(jié)構(gòu)通常存在于大量數(shù)據(jù)交換通路之中。交叉開(kāi)關(guān)網(wǎng)絡(luò)需要譯碼陣列與選擇陣列的協(xié)同合作才能完成交叉開(kāi)關(guān)的功能，具有典型的二維規(guī)整陣列。EDA自動(dòng)布局算法不能很好地處理復(fù)雜的邏輯陣列。半自動(dòng)物理實(shí)現(xiàn)方式可以提取二維陣列中的最小可重復(fù)單元，然后以它的布局信息為模板，借助腳本快速實(shí)現(xiàn)整個(gè)二維陣列規(guī)整的手工布局。本文選取具有規(guī)整結(jié)構(gòu)的交叉開(kāi)關(guān)網(wǎng)絡(luò)作為二維陣列規(guī)整結(jié)構(gòu)的實(shí)現(xiàn)載體，將這種陣列規(guī)整性充分地運(yùn)用到物理實(shí)現(xiàn)過(guò)程中，使功耗降低了26.37%，延時(shí)