高分辨率圖像處理電路的結(jié)構(gòu)設(shè)計(jì)研究與優(yōu)化.pdf

1、隨著多媒體和消費(fèi)電子技術(shù)的不斷進(jìn)步，基于高分辨率的圖像處理正日益受到廣泛關(guān)注。在靜態(tài)圖像處理領(lǐng)域，圖像的分辨率正在從800萬(wàn)像素、1200萬(wàn)像素提升到2400萬(wàn)像素或更高；在動(dòng)態(tài)圖像（視頻或動(dòng)畫(huà)）處理領(lǐng)域，面向4K×2K和8K×4K像素分辨率的視頻圖像已經(jīng)被下一代視頻編解碼標(biāo)準(zhǔn) HEVC（High Efficiency Video Coding）所采用。因此，面向高分辨率的實(shí)時(shí)圖像處理已經(jīng)成為需要突破的重要技術(shù)。
　　首先，論文對(duì)

2、目前的國(guó)際圖像和視頻編解碼標(biāo)準(zhǔn)發(fā)展趨勢(shì)、特別是 HEVC標(biāo)準(zhǔn)技術(shù)特點(diǎn)進(jìn)行了介紹綜述，并針對(duì)其中關(guān)鍵步驟的算法進(jìn)行深入分析，明確已有硬件結(jié)構(gòu)在應(yīng)用到超高分辨率應(yīng)用環(huán)境時(shí)需改進(jìn)的問(wèn)題。
　　論文針對(duì) HEVC解碼系統(tǒng)中的可變塊大小圖像壓縮問(wèn)題，重點(diǎn)研究了離散正弦逆變換（IDST）/離散余弦逆變換（IDCT）算法硬件實(shí)現(xiàn)結(jié)構(gòu)。論文分析了當(dāng)前文獻(xiàn)報(bào)道的各種結(jié)構(gòu)存在的不足，并通過(guò)標(biāo)準(zhǔn)測(cè)試圖像仿真分析，得出可變塊計(jì)算特點(diǎn)；基于上述分析，提出了

3、基于外部串行輸入、內(nèi)部流水計(jì)算的IDCT/IDST實(shí)現(xiàn)結(jié)構(gòu)，可在確保電路實(shí)時(shí)處理能力的同時(shí)有效提升了架構(gòu)的硬件利用效率；針對(duì) IDCT/IDST中的常數(shù)乘法運(yùn)算開(kāi)展了優(yōu)化工作，提出了一種改進(jìn)的常數(shù)乘法器結(jié)構(gòu)。上述電路采用SMIC65nm1P9M工藝實(shí)現(xiàn)，仿真結(jié)果驗(yàn)證電路性能較優(yōu)。
　　在上述工作基礎(chǔ)上，論文面向HEVC4K×2K應(yīng)用的圖像壓縮問(wèn)題，提出了一種基于全流水可變塊的二維IDCT/IDST結(jié)構(gòu)，提出了二維IDCT/IDST

4、中轉(zhuǎn)置存儲(chǔ)器容量設(shè)計(jì)方案，在較小存儲(chǔ)容量的情況下實(shí)現(xiàn)系統(tǒng)工作停頓最小化。論文針對(duì)HEVC8K×4K應(yīng)用的超高分辨率圖像壓縮問(wèn)題，提出了一種高性能可變塊二維IDCT/IDST硬件架構(gòu)；該結(jié)構(gòu)基于4路并發(fā)執(zhí)行的IDCT/IDST運(yùn)算，電路的性能進(jìn)一步提升，緩存釋放更加高效。設(shè)計(jì)采用SMIC65nm1P9M工藝實(shí)現(xiàn)，仿真結(jié)果表明，電路性能滿(mǎn)足實(shí)時(shí)圖像處理要求。
　　論文面向高分辨率 CMOS圖像傳感器的圖像處理需求，分析和研究了像素壞點(diǎn)