應(yīng)用于時(shí)鐘產(chǎn)生的低功耗電荷泵鎖相環(huán)研究和設(shè)計(jì).pdf

1、采用亞微米級(jí)CMOS工藝的現(xiàn)代測(cè)量系統(tǒng)對(duì)高頻時(shí)鐘產(chǎn)生系統(tǒng)帶來(lái)了新的挑戰(zhàn),利用晶體振蕩器最多能產(chǎn)生幾十兆赫茲的時(shí)鐘,沒(méi)有采用鎖相技術(shù)的頻率倍增系統(tǒng)是很難獲得1GHz及以上的時(shí)鐘的,這對(duì)于鎖相環(huán)的設(shè)計(jì)提出了更高要求。
　　本文首先對(duì)電荷泵鎖相環(huán)進(jìn)行了介紹,分析了其基本原理,在鎖定狀態(tài)下建立了鎖相環(huán)系統(tǒng)的線性數(shù)學(xué)模型,并分析了不同參數(shù)下其穩(wěn)定性和響應(yīng)行為,并提出了鎖相環(huán)的主要性能指標(biāo)。對(duì)電荷泵鎖相環(huán)的各個(gè)模塊從基本原理和結(jié)構(gòu)入手,研究了

2、其基本理論,對(duì)PFD的實(shí)現(xiàn)方式、CP的非理想效應(yīng)、LPF的階次影響進(jìn)行了深入的研究,然后對(duì)系統(tǒng)中最重要的部分VCO進(jìn)行了系統(tǒng)的學(xué)習(xí),研究了幾種減小其相位噪聲的方法的。論文根據(jù)以上理論,以應(yīng)用于高頻時(shí)鐘產(chǎn)生為背景,低功耗和輸出頻率1.1GHz為目標(biāo)設(shè)計(jì)了一個(gè)電荷泵鎖相環(huán)。結(jié)合理論演算、系統(tǒng)級(jí)穩(wěn)定性分析,采用TSMC18rf工藝庫(kù)對(duì)PFD、CP、LPF、VCO和DIVIDER進(jìn)行了晶體管級(jí)的設(shè)計(jì):針對(duì)PFD的死區(qū)和工作速度問(wèn)題,采用了單相時(shí)

3、鐘觸發(fā)器來(lái)實(shí)現(xiàn),取得了較快的工作速度,并解決了死區(qū)問(wèn)題;對(duì)CP采用差分結(jié)構(gòu)、運(yùn)算放大器鉗位、共源共柵電流源等措施來(lái)改善非理想效應(yīng);對(duì)VCO,通過(guò)電容電感諧振和MOS交叉對(duì)管做負(fù)阻補(bǔ)償,并利用大電容濾波技術(shù)減少尾電流源的相位噪聲。
　　本文設(shè)計(jì)并實(shí)現(xiàn)了中心頻率1.1GHz,并在1~1.2GHz范圍內(nèi)有較好線性度的電荷泵鎖相環(huán),穩(wěn)定工作時(shí)功耗為2.709mW,并在不同工藝角下能保持穩(wěn)定工作。VCO采用大電感濾波技術(shù),在不同頻偏下相位噪