FPGA原型驗證平臺存儲系統(tǒng)的設(shè)計與實現(xiàn).pdf

1、近半個世紀(jì)以來，社會需求一直在推動著集成電路產(chǎn)業(yè)不斷的飛速發(fā)展。隨著單個芯片上所集成的晶體管數(shù)目越來越多，集成電路的設(shè)計復(fù)雜度也越來越高。作為芯片設(shè)計流程中的關(guān)鍵環(huán)節(jié)，功能驗證的難度也隨之不斷提高。如何保證驗證的正確性和高效性成為芯片設(shè)計流程中十分重要，但又充滿挑戰(zhàn)的課題。
　　本文研究以主流的 FPGA原型驗證平臺為對象，主要關(guān)注其存儲系統(tǒng)的設(shè)計與實現(xiàn)。文章設(shè)計和實現(xiàn)了FPGA原型驗證平臺內(nèi)部存儲系統(tǒng)DDR3控制器及外部存儲系統(tǒng)

2、SD卡控制器，并結(jié)合工程應(yīng)用設(shè)計了針對驗證平臺存儲系統(tǒng)的測試方案。本文的主要工作以及研究成果具體可分為以下三個方面：
　　1、FPGA原型驗證平臺內(nèi)部存儲系統(tǒng)的設(shè)計與實現(xiàn)。作為兼具高容量、高速度等優(yōu)勢的存儲設(shè)備，DDR3在FPGA原型驗證平臺中的作用至關(guān)重要，操作系統(tǒng)和大規(guī)模測試程序都需要依賴DDR3存儲器運(yùn)行。本文首先介紹了DDR3的結(jié)構(gòu)、特征以及工作過程等，然后實現(xiàn)了帶有 AXI4總線接口的 DDR3控制器。通過對DDR3控制

3、器進(jìn)行功能仿真和實際測試，文章證明了該控制器設(shè)計的正確性和高效性。
　　2、FPGA原型驗證平臺外部存儲系統(tǒng)的設(shè)計與實現(xiàn)。SD卡以其極大的靈活性、很好的安全性、高存儲容量及高數(shù)據(jù)傳輸率等優(yōu)點(diǎn)在嵌入式系統(tǒng)中得到了廣泛的應(yīng)用。FPGA原型驗證平臺也迫切需要高容量、高速度的外部存儲設(shè)備來存儲操作系統(tǒng)和測試程序。本文首先分析了SD卡的通信協(xié)議與APB總線協(xié)議，然后設(shè)計并實現(xiàn)了基于APB總線的SD卡控制器，通過在FPGA驗證板中進(jìn)行實際測試

4、，文章證明了該控制器設(shè)計的正確性和高效性。
　　3、FPGA原型驗證平臺存儲系統(tǒng)測試。在FPGA原型驗證平臺中，其存儲系統(tǒng)為進(jìn)行大規(guī)模、高速度的測試提供了基礎(chǔ)。為了對平臺中的存儲系統(tǒng)進(jìn)行全面的功能和性能測試，文章提出了針對 FPGA原型驗證平臺存儲系統(tǒng)的測試方案。然后，本文分析并選取了具有代表性的測試集。最后，文章詳細(xì)分析了FPGA原型驗證平臺中存儲系統(tǒng)的測試結(jié)果。這些結(jié)果直觀的表明了文章所構(gòu)建的FPGA原型驗證平臺中的存儲系統(tǒng)能