一種寬帶頻率源的研究.pdf

1、隨著無(wú)線電技術(shù)的發(fā)展，對(duì)信號(hào)源的要求越來(lái)越高，頻率穩(wěn)定度、準(zhǔn)確度以及使用的便捷性得同時(shí)兼顧。傳統(tǒng)的石英晶體振蕩器具有較好頻率穩(wěn)定度和準(zhǔn)確度，但其頻率轉(zhuǎn)換不方便；LC振蕩器的頻率轉(zhuǎn)換方便，然而它的調(diào)頻輸出范圍較小，穩(wěn)定度和準(zhǔn)確度都不理想，因而正逐漸被淘汰。為適應(yīng)穩(wěn)定度、準(zhǔn)確度以及使用便捷性兼?zhèn)涞囊?，混合頻率合成器得到迅速發(fā)展。
　　本文簡(jiǎn)要介紹了混合頻率合成技術(shù)的基本理論及性能，并著重分析了頻率合成器的兩個(gè)關(guān)鍵指標(biāo)（相位噪聲、雜散

2、）的產(chǎn)生與抑制方法；通過(guò)結(jié)合Σ-Δ調(diào)制技術(shù)來(lái)抑制由小數(shù)分頻帶來(lái)的噪聲，從而設(shè)計(jì)出快速調(diào)頻、高分辨率及高穩(wěn)定性的頻率源。本文提出了0.5~2.6GHz頻率源和550MHz和1150MHz點(diǎn)頻源的設(shè)計(jì)方案，對(duì)方案的可行性進(jìn)行了理論計(jì)算、實(shí)驗(yàn)仿真等論證；最終實(shí)現(xiàn)軟硬件的設(shè)計(jì)。設(shè)計(jì)采用PLL(Phase Locked Loop鎖相環(huán))+DDS（Direct Digital Synthesizer直接數(shù)字式頻率合成器）+PLL的電路結(jié)構(gòu)，該結(jié)構(gòu)能

3、夠平衡DDS和PLL電路的優(yōu)缺點(diǎn)，實(shí)現(xiàn)較好的綜合技術(shù)指標(biāo)。測(cè)試結(jié)果表明，該頻率源性能指標(biāo)：頻率范圍500MHz~2600MHz，頻率步進(jìn)1MHz，雜散≥55dBc（帶內(nèi)70％）、≥50dBc（帶內(nèi)85%），相位噪聲優(yōu)于指標(biāo)要求的-80dBc/Hz@1kHz，達(dá)到-90dBc/Hz@1kHz。
　　在硬件設(shè)計(jì)上采用模塊化設(shè)計(jì)思想，將電路按照功能拆分為：PLL電路、DDS電路等電路設(shè)計(jì)，簡(jiǎn)化了電路設(shè)計(jì)并降低了調(diào)試難度,控制用MSP43