已閱讀1頁,還剩77頁未讀, 繼續(xù)免費閱讀
版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、加法器是高性能微控制器、數(shù)字信號處理器非常重要的運算部件。高性能的加法器除了用于數(shù)學運算外,還在加密、圖像、語音等信號處理領域起著著非常重要的作用。加法器性能的優(yōu)劣直接影響著整個系統(tǒng)的速度,對芯片的工作主頻有很大的影響。因此,設計并優(yōu)化加法器的結構將提高整個系統(tǒng)的速度、降低面積和功耗等。
本文對加法器的理論進行了較為深入的研究,在此基礎上實現(xiàn)了一個用于一款FPGA中DSP硬核的3輸入48位加法/減法器的專用模塊。結構方面,
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- LS_RISC中加法器的研究.pdf
- 一種高速加法器-前置進位加法器研究與設計.pdf
- 加法器電路的設計
- 3.2.5 加法器
- 設計高性能浮點加法器.pdf
- 浮點數(shù)加法器的設計
- 基于與非門的加法器設計
- 課程設計---可控加法器的設計
- cmos加法器設計畢業(yè)設計
- 加法器課程設計---數(shù)字加法顯示電路
- 課程設計---模7加法器
- 高性能嵌入式32位CPU中加法器的設計與實現(xiàn).pdf
- 加法器課程設計---數(shù)字加法顯示電路
- 快速浮點加法器的優(yōu)化設計.pdf
- 位超前進位加法器設計
- 一款FPGA可編程邏輯塊的全定制設計.pdf
- 32位浮點加法器的優(yōu)化設計.pdf
- 并行反饋進位加法器研究.pdf
- 余數(shù)系統(tǒng)模加法器與模乘法器設計.pdf
- 基于adiabatic電路的低功耗加法器設計.pdf
評論
0/150
提交評論