可配置32bit定點(diǎn)FFT處理器芯片設(shè)計(jì).pdf

1、快速傅立葉變換（FFT）成為數(shù)字信號處理技術(shù)的核心技術(shù)，已被廣泛應(yīng)用于眾多領(lǐng)域。作為離散傅立葉變換（DFT）的一種快速算法，F(xiàn)FT變換使DFT在工程中的應(yīng)用成為現(xiàn)實(shí)。尤其在通迅領(lǐng)域，4G等熱門通信技術(shù)都是基于OFDM系統(tǒng)，因此，設(shè)計(jì)出高性能的FFT處理器顯得尤為重要。
　　本文主要研究了FFT處理器的ASIC實(shí)現(xiàn)方法。首先對FFT變換的常用算法進(jìn)行了闡述，通過對基2算法，基4算法，基8算法和基23算法的對比，確定了本設(shè)計(jì)選取基2與

2、基23混合基算法。在此基礎(chǔ)上，確定了FFT處理器采用單路徑延遲反饋流水線結(jié)構(gòu)。
　　在模塊電路設(shè)計(jì)方面，改進(jìn)了基23蝶形運(yùn)算單元的結(jié)構(gòu)，使其可配置實(shí)現(xiàn)基2，基4，基8算法。對復(fù)數(shù)乘法器進(jìn)行了簡化，減少了一個實(shí)數(shù)乘法器。通過共軛模塊的設(shè)計(jì)，實(shí)現(xiàn)了FFT變換與IFFT變換的硬件復(fù)用。最后運(yùn)用Simulink對系統(tǒng)和各模塊進(jìn)行建模驗(yàn)證，確保算法和電路的可行性。
　　本文完成了FFT處理器前端RTL級設(shè)計(jì)和仿真，基于Altera D