基于FPGA的改進(jìn)型AES加密算法的研究.pdf

1、AES(Advanced Encryption Standard)高級加密標(biāo)準(zhǔn)在2002年5月26日成為有效的標(biāo)準(zhǔn)，AES算法的研究已經(jīng)成為了國內(nèi)外的研究熱點(diǎn)，并且該算法在信息安全領(lǐng)域中得到了廣泛的應(yīng)用。由于AES中密鑰擴(kuò)展部分的算法是公開的，所以子密鑰之間是可相互推導(dǎo)的，本設(shè)計針對AES算法中的這一安全隱患，用Logistic映射產(chǎn)生一定長度的偽隨機(jī)數(shù)，經(jīng)過量化后用來作為改進(jìn)型AES加密算法的密鑰，提高了AES算法的安全性。AES是分

2、組加密技術(shù)，算法中含有大量的線性和非線性運(yùn)算，用FPGA來實現(xiàn)AES具有運(yùn)行速度快、靈活、開發(fā)周期短等優(yōu)點(diǎn)。所以本設(shè)計是在FPGA開發(fā)平臺上實現(xiàn)的。
　　在改進(jìn)型AES算法的設(shè)計過程中，首先用matlab完成改進(jìn)型AES加密算法的仿真，驗證新加密算法的可行性。然后進(jìn)行FPGA總體方案設(shè)計、以及各個模塊的Verilog HDL編碼實現(xiàn)。主要包括串口接收和發(fā)送模塊、串并轉(zhuǎn)換模塊、控制模塊、偽隨機(jī)序列發(fā)生模塊、加密模塊、解密模塊、并串轉(zhuǎn)